3. 链路空闲检测机制：基于 Electrical Idle (EI) 的检测原理
PCIe 链路进入 L0s 状态的核心前提是物理层检测到链路处于空闲状态。这种空闲检测并非通过数据包计数或软件轮询实现，而是依赖物理层特有的 Electrical Idle (EI) 信号机制。EI 是 PCIe 物理层定义的差分信号状态，用于指示发送端已停止驱动有效数据。
3.1 Electrical Idle 信号定义
在 PCIe 物理层，差分信号对（D+ / D-）通常处于两种有效状态：逻辑 0 和 逻辑 1。当发送端进入 EI 状态时，差分电压摆幅会降低到接收端灵敏度阈值以下，形成一种特殊的“静默”状态。
| 信号状态 | 差分电压摆幅 | 接收端检测结果 | 链路行为 |
|---|---|---|---|
| 逻辑 0 / 1 | ≥ 175 mV（典型值） | 有效数据 | 正常传输 |
| Electrical Idle | < 65 mV（接收端阈值） | EI 状态 | 链路空闲，可进入 L0s |
| 接收端静默 | ≈ 0 mV | EI 状态 | 链路断开或复位 |
关键指标：接收端 EI 检测阈值通常为 65 mV（Gen1/Gen2）或更低（Gen3/Gen4）。当差分电压持续低于此阈值超过 EI 退出时间（通常为 20 ns ~ 100 ns），接收端即判定链路进入 EI 状态。
3.2 EI 检测的物理层实现
每个 PCIe 接收端都包含一个 EI 检测器，该检测器持续监控差分信号幅度。检测过程分为两个阶段：
- 幅度比较：将差分信号与内部参考电压（VEI-REF）进行比较。
- 去抖动滤波：连续采样 N 个周期（通常为 4~8 个 UI），确认信号始终低于阈值，避免噪声误触发。
设计要点：去抖动滤波器的深度直接影响 L0s 进入延迟。过浅的滤波会导致噪声误触发 L0s，增加链路重训练开销；过深的滤波会延长空闲检测时间，降低 L0s 节能效率。典型设计在 4 UI ~ 16 UI 之间折中。
3.3 EI 检测与 L0s 进入流程
下图展示了从数据发送结束到 L0s 状态进入的完整检测流程：
3.4 EI 退出的快速检测
L0s 状态要求链路能够 快速退出 以恢复数据传输。EI 退出检测同样基于物理层信号变化：
- 退出条件：接收端检测到差分电压摆幅超过 EI 退出阈值（通常为 100 mV ~ 175 mV）。
- 退出延迟：从发送端开始驱动有效数据到接收端完成 EI 退出判定，通常需要 4 UI ~ 12 UI。
- 与 L0s 进入的对称性：退出检测同样包含去抖动滤波，但滤波深度通常比进入时更浅，以降低退出延迟。
设计陷阱：如果 EI 退出检测的阈值设置过高或滤波深度过大，会导致接收端无法及时识别链路恢复，造成数据丢失或链路重训练。Gen3/Gen4 中引入了 EI 退出有序集 (EIEOS) 来加速退出检测，确保接收端在 20 ns 内完成退出判定。
3.5 EI 检测的 Gen 代际差异
| PCIe 代际 | EI 检测阈值 | 去抖动滤波深度 | 退出检测机制 | 典型退出延迟 |
|---|---|---|---|---|
| Gen1 (2.5 GT/s) | 65 mV | 4 UI | 幅度检测 | ~20 ns |
| Gen2 (5 GT/s) | 65 mV | 4 UI | 幅度检测 | ~20 ns |
| Gen3 (8 GT/s) | 50 mV | 8 UI | EIEOS 辅助 | ~12 ns |
| Gen4 (16 GT/s) | 50 mV | 8 UI | EIEOS 辅助 | ~8 ns |
代际演进趋势：随着速率提升，EI 检测阈值逐渐降低（从 65 mV 降至 50 mV），去抖动滤波深度增加（从 4 UI 增至 8 UI），以应对更高的信号噪声。同时，EIEOS 的引入使得退出检测不再完全依赖幅度比较，而是通过特定的码型序列实现更可靠的快速退出。
3.6 EI 检测的硬件实现架构
下图展示了典型 PCIe 物理层中 EI 检测器的硬件架构：
3.7 EI 检测的常见问题与设计对策
问题 1：噪声误触发
当链路中存在串扰或电源噪声时，差分信号可能短暂低于阈值，导致误判为 EI。
对策：增加去抖动滤波深度，或引入滞后比较器（迟滞电压约 10~20 mV）。
当链路中存在串扰或电源噪声时，差分信号可能短暂低于阈值，导致误判为 EI。
对策：增加去抖动滤波深度，或引入滞后比较器（迟滞电压约 10~20 mV）。
问题 2：EI 退出延迟过大
接收端无法及时检测到链路恢复，导致数据包丢失或重传。
对策：在 Gen3/Gen4 中使用 EIEOS 有序集，该有序集包含特定的跳变模式，接收端可在 2~4 UI 内完成退出判定。
接收端无法及时检测到链路恢复，导致数据包丢失或重传。
对策：在 Gen3/Gen4 中使用 EIEOS 有序集，该有序集包含特定的跳变模式，接收端可在 2~4 UI 内完成退出判定。
问题 3：跨代兼容性
Gen1/Gen2 的 EI 检测器可能无法正确识别 Gen3/Gen4 的 EIEOS 信号。
对策：在硬件设计中保留可配置的检测模式，通过链路训练阶段协商确定使用的 EI 检测协议版本。
Gen1/Gen2 的 EI 检测器可能无法正确识别 Gen3/Gen4 的 EIEOS 信号。
对策：在硬件设计中保留可配置的检测模式，通过链路训练阶段协商确定使用的 EI 检测协议版本。
3.8 小结
Electrical Idle 检测是 PCIe L0s 状态进入的核心物理层机制。其设计需要在 检测可靠性（避免误触发）和 响应速度（快速进入/退出）之间取得平衡。随着 PCIe 代际演进，EI 检测阈值逐渐降低，去抖动滤波深度增加，并引入了 EIEOS 等辅助机制来优化退出性能。硬件设计人员需要根据具体应用场景（如延迟敏感型 vs. 功耗敏感型）调整滤波深度和阈值参数，以实现最佳的 L0s 能效收益。