4. 差分信号的端接与匹配：串联端接、并联端接、AC端接、共模端接
各位好，咱们接着聊差分信号。上一章讲了差分走线的阻抗控制，线宽、线距、层叠结构都调好了，眼图看着也还行。但有个问题——信号到了接收端，如果不做端接，反射会直接把你辛苦调出来的眼图打回原形。
说白了，端接就是给信号一个「合适的归宿」。差分信号比单端信号多一根线，端接方式自然也多了不少花样。我这些年调试过的板子，因为端接没做好导致通信失败的案例，少说也有七八个。今天就把四种常见的端接方式掰开揉碎了讲清楚。
核心观点：差分端接的核心目标是消除反射、抑制共模噪声、同时尽量不消耗过多功耗。不同场景选不同端接，没有万能方案。
4.1 串联端接——简单粗暴，但有限制
串联端接，就是在驱动端（发送端）的每个输出引脚上串一个电阻。电阻值通常取差分阻抗的一半减去驱动器的输出阻抗。
举个例子：如果差分阻抗是100Ω，驱动器输出阻抗是10Ω，那串联电阻就是 50Ω - 10Ω = 40Ω。每根线上串一个40Ω电阻。
为什么这么算？因为串联电阻加上驱动器内阻，刚好等于传输线特性阻抗的一半。信号从驱动端出发，先经过分压，幅度减半，到了接收端反射回来，再跟原信号叠加，最终恢复满摆幅。
我的经验：串联端接最大的好处是功耗低。电阻不消耗直流电流，只在高频翻转时有点损耗。我在做低速LVDS（几百Mbps以下）时经常用这招，省电又简单。
但要注意，串联端接只适用于点对点拓扑。如果一根线上挂了多个接收器，反射会变得极其复杂，串联端接基本失效。另外，串联端接对信号上升沿有平滑作用，太快的边沿会被拉缓，这在高速设计中可能是个问题。
4.2 并联端接——最常用，但费电
并联端接，就是在接收端把差分对的两根线之间跨接一个电阻。这个电阻值就等于差分阻抗。100Ω差分线就跨100Ω电阻，简单直接。
并联端接的效果非常稳定。信号到了接收端，直接被电阻吸收，几乎没有反射。眼图干净利落。我做过的大多数高速设计——PCIe、SATA、USB 3.0——接收端都要求做并联端接。
但代价是功耗。差分信号是交流摆幅，但并联电阻一直通着直流路径。如果共模电压是1.2V，差分摆幅是800mV，那电阻上的直流电流大约是 1.2V / 50Ω = 24mA（每根线到地）。两根线加起来近50mA。这在低功耗设计中是笔不小的开销。
避坑指南：我曾经在一个项目中，接收端芯片内部已经集成了100Ω并联端接，我又在PCB上放了一个。结果两个电阻并联变成50Ω，信号幅度直接砍半，通信时好时坏。查了两天才发现。所以一定要先看芯片手册，确认内部是否已有端接。
4.3 AC端接——折中方案
AC端接，就是在并联电阻的基础上，再串一个电容到地。结构是：差分线之间跨接电阻，然后电阻的中点通过一个电容接到地。
这个电容的作用是阻断直流路径，只让交流信号通过。直流功耗瞬间降为零。同时，对于高频信号，电容阻抗很小，相当于直接接地，端接效果依然很好。
电容值怎么选？一般取 RC 时间常数远大于信号周期。比如信号速率是1Gbps，周期1ns，那 RC 时间常数至少要做到10ns以上。如果电阻是50Ω，电容就选 10ns / 50Ω = 200pF 以上。实际中我常用100pF到1nF。
适用场景：AC端接特别适合那些共模电压不确定、或者需要隔直的场景。比如两个芯片的供电电压不同，直接直流耦合可能烧芯片，AC端接就安全多了。
但AC端接也有缺点。电容会引入额外的极点，影响信号的低频分量。如果信号有长串的连续相同位（比如000000），低频分量很丰富，电容会充放电，导致基线漂移。所以AC端接不适合低频或DC平衡差的信号。
4.4 共模端接——容易被忽略的关键
前面三种端接都是针对差模信号的。但差分线里除了差模信号，还有共模信号。共模噪声来自哪里？地弹、电源噪声、串扰、甚至芯片内部的开关噪声，都会耦合到差分对上成为共模分量。
共模端接，就是在每根线到地之间接一个电阻。通常两个电阻值相等，比如各接50Ω到地。这样共模信号有低阻抗路径泄放，而差模信号不受影响（因为差模信号在两根线上大小相等方向相反，到地的电流互相抵消）。
我见过不少设计，差模端接做得很好，但共模端接完全没做。结果系统对共模噪声毫无抵抗力，EMI超标，或者接收端共模范围被击穿。尤其是长距离传输的RS-485、CAN总线，共模端接几乎是标配。
| 端接类型 | 功耗 | 高频性能 | 适用拓扑 | 典型应用 |
|---|---|---|---|---|
| 串联端接 | 低 | 中等 | 点对点 | 低速LVDS、时钟 |
| 并联端接 | 高 | 优秀 | 点对点/多点 | PCIe、SATA、USB |
| AC端接 | 极低 | 良好 | 点对点 | 跨电压域、隔直 |
| 共模端接 | 中等 | 良好 | 任何拓扑 | RS-485、CAN、长线 |
4.5 端接位置与布局要点
端接电阻放哪儿？这是个老生常谈但总有人犯错的问题。
- 串联端接：必须紧贴驱动端引脚。越近越好，走线不要超过5mm。我习惯把电阻放在驱动芯片的同一面，直接焊在引脚旁边。
- 并联端接：必须紧贴接收端引脚。同样越近越好。如果接收端有多个，端接放在最远那个。
- AC端接：电阻和电容都放在接收端。电容要选高频特性好的，比如NP0/C0G材质，别用X7R，那玩意儿在高频下容值会掉。
- 共模端接：两个电阻对称放置，到地的过孔要短。我建议在电阻旁边直接打地孔，不要绕远路。
小技巧：端接电阻的封装尽量选小的，0402或0201。寄生电感小，高频性能好。另外，差分对的端接电阻要配对，精度1%以上。两个电阻值差太多，共模抑制比会下降。
4.6 知识体系总览
下面这张图把四种端接方式的关系和适用场景串起来了。你可以把它当作选型时的快速参考。
嗯，四种端接方式各有千秋。串联端接省电但挑拓扑，并联端接效果好但费电，AC端接折中但挑信号，共模端接容易被忽略但关键时刻能救命。
我个人习惯是：先看芯片手册推荐什么，再看系统功耗预算够不够，最后根据信号速率和传输距离做微调。没有正确的端接，只有最适合当前系统的端接。
好了，差分端接就聊到这儿。下一章咱们讲差分信号的PCB布局与布线实战，到时候我会拿几个真实案例出来，包括我踩过的坑和补救措施。