3. 差分信号的传输线模型：差分微带线、差分带状线、耦合系数与阻抗控制

好，咱们今天聊聊差分信号在实际PCB上到底是怎么走的。说白了，差分对不是两根孤立的单端线，它们之间是有“互动”的。这个互动，就是耦合。我刚开始做高速设计那会儿，总觉得差分嘛，两根线走一样长、一样宽就行了。结果呢？眼图一塌糊涂。后来才明白，传输线的结构——是微带线还是带状线，以及两根线之间的耦合系数，直接决定了你的差分阻抗能不能控得住。

3.1 差分微带线与差分带状线

先看两种最常见的结构。你打开PCB叠层，差分对要么走在表层，要么走在内层。

• 差分微带线：走在表层，参考层在下面，上面是空气（或者绿油）。
• 差分带状线：走在内层，上下都有参考层，完全被介质包裹。

我个人习惯，能走带状线尽量走带状线。为什么？因为屏蔽好，串扰小。但代价是信号速率会慢一点——因为介电常数高，信号传播速度比微带线慢。嗯，这里要注意，微带线的电场有一部分在空气中，所以有效介电常数低，速度快。但微带线容易辐射，也容易被外部干扰。

我在项目中遇到过一块板子，DDR5的差分时钟走在表层，结果EMI测试超标。后来改到内层带状线，问题就解决了。所以，如果你对EMI敏感，优先考虑带状线。

3.2 耦合系数：它到底在说什么？

耦合系数，用K表示。你想想看，两根线靠得越近，它们之间的电场和磁场交互就越强。这个交互的强弱，就是耦合系数。

耦合系数直接影响两个关键参数：

• 奇模阻抗（Zodd）：两根线以相反极性驱动时的阻抗。
• 偶模阻抗（Zeven）：两根线以相同极性驱动时的阻抗。

而差分阻抗Zdiff = 2 × Zodd。这个公式要记住。

耦合系数K = (Zeven - Zodd) / (Zeven + Zodd)。K越大，说明耦合越强。K=0时，两根线完全独立，就是两根单端线。K接近1时，耦合极强。

我曾经犯过一个错：为了节省空间，把差分对间距缩得很小，结果耦合太强，导致差分阻抗偏离了目标值。后来不得不重新改板。所以，耦合不是越强越好，也不是越弱越好，而是要恰到好处。

3.3 阻抗控制：怎么算？怎么调？

阻抗控制，说白了就是让差分对的特性阻抗稳定在目标值（比如100Ω或90Ω）。影响因素有四个：

1. 线宽（W）：越宽，阻抗越低。
2. 线间距（S）：越近，耦合越强，差分阻抗越低。
3. 介质厚度（H）：到参考层的距离。越厚，阻抗越高。
4. 介电常数（Er）：材料决定，通常FR4在4.2左右。

你想想看，这四个参数互相牵制。调一个，其他都得跟着变。我建议用场求解器（比如Polar SI9000）来算，别用手算，太容易出错。

下面是一个典型的计算示例（假设FR4，Er=4.2，铜厚1oz）：

目标：差分阻抗100Ω，带状线结构

参数尝试：
- 线宽W = 5.0 mil
- 线间距S = 8.0 mil
- 介质厚度H = 10.0 mil（单侧）

计算结果：
- 奇模阻抗Zodd = 50.2Ω
- 差分阻抗Zdiff = 100.4Ω ✅

调整：
如果Zdiff偏低，可以增大间距S或减小线宽W。
如果Zdiff偏高，可以减小间距S或增大线宽W。

3.4 知识体系结构图

下面我用一张SVG图来总结本章的核心逻辑。你看完应该能明白差分传输线模型的全貌。

这张图把本章的三个核心知识点串起来了。你从中间开始看，左边是结构类型，中间是耦合系数，右边是阻抗控制。它们不是孤立的，而是一条链：你选了什么结构，就决定了耦合系数的大致范围；耦合系数又直接决定了差分阻抗能不能控得住。

嗯，最后再啰嗦一句。实际做板的时候，别忘了跟板厂沟通你的叠层和阻抗要求。我见过太多人画图时算得挺好，结果板厂一加工，实际阻抗偏了20%。为什么？因为板厂的蚀刻因子、铜厚公差、介电常数实际值，跟你的理想值不一样。所以，一定要在制板文件里明确标注阻抗要求，并让板厂做阻抗测试条。这是血的教训。