2. 传输线理论：微带线、带状线、共面波导结构
我们说传输线，说白了就是信号的高速公路。在Test Fixture里，信号能不能保真地跑过去，就看你选的这一小段路修得怎么样。
我记得刚开始做PCB设计时，总觉得走线嘛，宽一点窄一点无所谓的。后来有一次，一块05年做的DDR2测试板，跑533MHz就眼图闭合了。查了半天，发现是微带线的阻抗没控好，差了整整8Ω。从那以后我再也不敢小看传输线结构的选择了。
2.1 微带线
微带线是我用得最多的结构。它很简单，就是表层走线，下面隔着一层介质，再下面就是参考平面。你可以想象成一条高速公路，路面是铜线，路基是介质，地基是地平面。
我个人习惯在高速差分信号上优先考虑微带线，比如在测试高频SerDes的时候。为什么呢？因为它的走线直接暴露在外面，加工的时候阻抗可控性好，而且方便后期调试——你想切一刀或者刮一刮调整阻抗，都能在表层操作。
不过它也有个毛病。我建议你多关注一下它的对外辐射。毕竟信号是走在外层的，就像一个没穿外套的人，容易被别人干扰，也会干扰别人。
- 优点：加工方便、阻抗调试灵活、适合高速信号
- 缺点：辐射偏大、容易受外界干扰、需要屏蔽兜底
- 典型应用：测试夹具表层走线、高频探头连接、RF模块接口
2.2 带状线
带状线顾名思义，就像一条带子被夹在两面墙中间。它的结构是：上层参考平面 → 介质 → 走线 → 介质 → 下层参考平面。说白了就是信号被包在里面，两头都有地平面护着。
你想想看，这种结构天生就能抗氧化、抗辐射。你在内层走高速信号，外层还能跑慢速控制信号，板子利用率高。我在做高密度测试夹具时，经常把时钟线和数据线放在不同的带状线层，这样串扰控制得很漂亮。
我记得有个项目，客户要求在测试板上跑28Gbps的PCIe Gen4，我毫不犹豫地选了带状线。为什么？因为带状线的信号完整性上限比微带线高，尤其是对共模噪声的抑制效果，微带线做不到那个水平。
- 优点：屏蔽好、辐射小、适合多信号层共存
- 缺点：加工成本略高、阻抗调试空间小、内层走线出问题很难修
- 典型应用：高速差分总线、时钟信号、对EMI敏感的测试环境
2.3 共面波导
共面波导的结构比较特别。信号线走表层，两边有固定间距的接地铜皮，而且这些地铜要通过密集的过孔连接到内部的参考平面。你可以理解成给信号线建了两堵墙，墙之间还要打孔和地基连起来。
我是在做射频测试接触到的共面波导。当时测一个6GHz的SAW滤波器，微带线怎么调都测不准——反射太大。后来改成共面波导，S11一下掉到-25dB以下。
为什么会这样？因为共面波导的场分布更集中，边缘场被两侧地铜约束住了。这就意味着它对介质厚度的变化不那么敏感，阻抗容差可以做得更紧。我个人习惯在高频窄带应用里优先用它。
- 优点：场约束好、高频性能优异、对介质厚度公差不敏感
- 缺点：需要打地过孔侧墙、占板面积大、走线密度被限制
- 典型应用：RF功率放大器接口、微波探针测试、5G毫米波测试座
微带线：表层、易调、辐射大
带状线：内层、屏蔽、公差敏感
共面波导：表层+侧地、高频、占面积
| 特性 | 微带线 | 带状线 | 共面波导 |
|---|---|---|---|
| 阻抗控制 | 容易（表层可控） | 依赖介质厚度公差 | 受线间距和过孔影响 |
| 信号隔离 | 一般 | 优秀 | 良好 |
| 多层板能力 | 仅限表层 | 可多层叠加 | 可用但占用面积大 |
| 高频上限 | ~30GHz（需优化） | ~40GHz | ~60GHz+ |
| 走线密度 | 高 | 高 | 低 |
| 成本 | 低 | 中等 | 中等 |
· 单端50Ω 低-中速 → 微带线（便宜好调）
· 差分100Ω 高速总线 → 带状线（信号完整）
· 射频 >5GHz → 共面波导（场控制好）
· 混合场景 → 带状线+表层微带线拼接（常见套路）
说到底，这三种结构没有的谁好谁坏。关键看你的Test Fixture要测什么信号、跑多高频、能多花多少钱。
我个人最常见的设计路径是：先评估信号速率。5Gbps以下，微带线够用。5-20Gbps，带状线是稳妥的选择。再往上或者对反射特别敏感，那我就会认真考虑共面波导。
嗯，这里要再强调一点。不管你选哪一种，阻抗计算的精度都比结构选择本身更重要。你选了一条很好的拓扑，但算出来的线宽差了0.1mm，实际阻抗照样飘出去5Ω。这一点在我后面的章节会细讲——不过我们先把结构概念搞清楚，后面做计算才不会懵。