IC 内部 ESD 保护结构：GGNMOS、GCNMOS、二极管归纳总结
芯片内部的ESD保护结构，说白了就是给静电放电留一条“泄洪道”。我早年刚接触ESD设计时，总觉得随便挂个NMOS就能防住，结果流片回来样机总打静电挂掉。后来才明白，每种结构都有自己的脾气。
下面我把最常见的三种保护器件——GGNMOS、GCNMOS和二极管族，从头到尾拆一遍。
GGNMOS – 栅接地NMOS
GGNMOS（Grounded-Gate NMOS）是ESD保护里的“老兵”。它的栅极直接接地，源极接地，漏极接被保护的I/O或电源。
- 工作原理：利用NMOS的寄生NPN双极型晶体管。ESD脉冲过来，漏极反偏击穿（雪崩），产生空穴电流使衬底电位上升，最终触发寄生BJT导通（snapback），把大电流泄放到地。
- 关键参数：触发电压Vt1（约10-15V）、维持电压Vsp（约5-8V）、二次击穿电流It2（越大越好）。
- 避坑：我遇到过某0.18μm工艺，GGNMOS的Vt1偏低，正常电源7V开机时直接误触发。解决办法是调整沟道长度和掺杂浓度，把Vt1抬高到10V以上。
经验小贴士：GGNMOS的snapback行为强烈依赖于版图布局。源区和衬底接触必须紧贴，减少寄生电阻Rsub，否则很难均匀开启。
GCNMOS – 栅耦合NMOS
GCNMOS（Gate-Coupled NMOS）是GGNMOS的“升级版”。它在栅极和漏极之间加了电容耦合路径（通常用RC网络）。
- 改进点：ESD脉冲上升沿时，通过电容耦合使栅极电压瞬间抬升，让NMOS沟道先导通一部分，再配合寄生BJT导通。这能降低触发电压，并且让电流分布更均匀。
- 常用结构：RC耦合型（栅极串电容到漏极，并对地接电阻），以及直接电容耦合型。
- 我踩过的坑：有一款芯片用GCNMOS做电源钳位，RC时间常数没算好（R太大了），导致慢上升沿ESD时栅耦合失效，保护管子没及时打开，内部电路先击穿。后来我把R从50kΩ降到5kΩ，时间常数控制在0.1-1μs之间就没问题了。
注意：GCNMOS的栅耦合会引入额外电容负载，在高速I/O上可能影响信号完整性。我建议高频接口优先考虑二极管或SCR结构。
二极管族 – 正向/齐纳/双二极管
二极管是ESD保护里的“万金油”。工艺兼容性好，寄生电容相对可控。
- 正向二极管：正向压降0.7V时电流能力很强，常用于电源到地的反向保护。但要承受大的ESD电流后容易热损坏，一般加宽导线。
- 齐纳二极管（击穿二极管）：利用反向击穿特性做电压钳位，击穿电压可以精确控制（例如5V、3.3V）。缺点是漏电比较大，且击穿时功耗大。
- 双二极管结构：在I/O对上挂两个背靠背二极管（一个到VDD，一个到VSS），正脉冲通过二极管导到VDD，负脉冲导到VSS。这是最常见的IO保护结构。
- 二极管串（Stacked Diode）：把多个二极管串联，提高整体耐压，适合高压接口（比如RS-485、CAN总线）。
关键对比：GGNMOS和GCNMOS都属于“主动触发型”，依靠snapback泄放大电流，导通电阻小（约1-5Ω）。二极管属于“被动导通型”，正向导通压降0.7V，大电流下压降会升高（欧姆电阻），导通电阻约5-20Ω。所以大电流场合GGNMOS更有优势，高频场合二极管寄生电容更低。
三种结构对比表
| 结构 | 触发机制 | 导通电阻 | 寄生电容 | 适用场景 | 主要缺点 |
|---|---|---|---|---|---|
| GGNMOS | snapback（寄生BJT） | 1-5Ω | 中等（结电容+栅电容） | 电源钳位、内部节点 | 易误触发，版图要求高 |
| GCNMOS | 栅极耦合 + snapback | 1-4Ω | 较高（额外RC网络） | 电源钳位、低压高速IO | RC时间常数敏感，占用面积大 |
| 双二极管 | 正向导通 / 反向击穿 | 5-20Ω | 低（0.2-1pF） | 高速IO、射频接口 | 大电流能力弱，需配合电源钳位 |
知识结构图：三大保护器件核心逻辑
下面的SVG图直观展示了GGNMOS、GCNMOS和双二极管的触发机理、关键特征及适用场景。你可以对照表格一起看。
避坑指南：我这些年遇到的真实案例
我从几个项目里挑出最典型的教训，希望能帮你省下流片改版的钱。
- 寄生效应对GGNMOS的影响：有一次我做0.35μm BCD工艺的DC-DC芯片，输入端用GGNMOS做ESD保护。版图里衬底接触孔放得太远，寄生电阻Rsub偏大，导致snapback时只有局部开启，It2只有标称值的三分之一。改版时我把衬底接触紧贴源区，并加大源区宽度，问题解决。
- GCNMOS的误触发风险：某次设计高速SerDes的电源钳位，GCNMOS的RC耦合网络用了一个大电阻（100kΩ）和小电容（0.1pF）。结果在电源上电斜率很慢（＜1V/μs）时，栅极电压耦合不够，Vt1偏高，ESD脉冲没泄放彻底，内部先挂了。教训：R取5-20kΩ，C取0.5-2pF，让时间常数匹配ESD脉冲宽度（0.1-1μs）。
- 二极管串的热平衡：在24V汽车级IO上我用了4个二极管串联做高压ESD保护。最初每个二极管尺寸相同，测试发现最后一个二极管（靠近GND侧）总先烧毁。原因是电流分布不均匀，靠近GND侧的二极管承担压降最大、功耗最大。后来我按电流密度等比放大靠近GND侧的二极管面积，才算平衡。
再提一句：无论哪种结构，一定要在ESD测试条件（HBM 2kV/4kV，CDM 500V）下做SPICE仿真验证，不能只看直流特性。我习惯在工艺PDK提供的ESD模型基础上，自己再搭一个RC网络模拟寄生参数。
如何选择？我个人的决策思路
没有完美的结构，只有适合你的。我一般按这个顺序快速排除：
- 看接口速度：频率＞1GHz → 双二极管（电容最低）；频率＜100MHz → GGMOS或GCNMOS都可以；中间段可以考虑GCNMOS或分段二极管。
- 看接口电压：3.3V及以下，优先GGNMOS（面积小）；5V以上，双二极管串或GCNMOS更靠谱（避免误触发）。
- 看面积预算：如果芯片面积很紧，用GGNMOS（一个器件搞定）；如果面积宽松，用双二极管+独立电源钳位（性能更稳）。
- 看工艺成熟度：有些工艺的ESD库根本不提供GCNMOS的PDK模型，硬上只能靠流片验证。这时候用二极管族反而更稳。