ESD 基础概念：静电放电原理与事件模型

说起静电放电，大家都不陌生。冬天脱毛衣“噼里啪啦”的感觉，就是典型的 ESD。但在芯片设计里，这可不是小事。我刚入行时，带我的老工程师就说过：“你手里那根手指头，可能就是芯片的终结者。” 嗯，一点都不夸张。

静电放电的本质，就是两个不同静电电位的物体之间，电荷突然转移的过程。
你想想看，电荷积累可以是因为摩擦、感应或者直接接触。放电电流往往在纳秒级完成，峰值能到几十安培。这么短的时间里，芯片内部的薄栅氧化层、PN结，根本来不及散热，直接就烧穿了。

我们做高速数字设计，眼图余量已经很紧张了，还要防 ESD。说白了，这就是个平衡游戏——加保护结构，寄生电容就大，眼图就塌；不加保护，芯片一碰就坏。这一章我们先打好地基，把 ESD 的底子摸透。

静电放电原理

静电放电的物理过程，可以分为三个阶段：

1. 电荷积累：人体走动、器件摩擦、机器运转都会产生静电荷。相对湿度越低，积累越快。我在华南做项目时冬天干冷，工厂里 ESD 击穿率比夏天高了三倍。
2. 电场建立：积累的电荷形成高压电场。当物体靠近芯片引脚时，电场强度超过介质击穿阈值，就会发生放电。
3. 电流泄放：瞬间产生大电流，沿着低阻抗通路进入芯片内部。
   电流路径决定了失效模式——如果是经过核心电路，那就是致命伤。

我们常说的 ESD 保护，其实就是在芯片每个引脚上设计一条“安全泄放通道”，让大电流先走保护结构，不经过内部电路。

ESD 事件模型

为了量化 ESD 事件，业界定义了三种标准模型。（行业通用说法）

这三种模型，波形差别很大，对芯片的威胁也完全不同。下面我一个个拆开说。

HBM（人体模型）

HBM 是最经典、也是最常见的模型。
它模拟一个人体（通常带 100pF 电容）通过 1500Ω 电阻向芯片放电。放电波形近似指数衰减，峰值电流约 0.67A/kV。标准规定，2kV HBM 是绝大多数商用芯片的及格线。

我记得有个项目，芯片在实验室 ESD 测试一直过不了 1kV。后来发现是保护地环路太长，寄生电感让放电波形产生了后峰。加了一个 RC 触发 SCR，一下就扛到 4kV。

CDM（带电器件模型）

CDM 是这三种里最难防的。它的特点是：快、猛、局部。
芯片本身在自动化设备里摩擦起电，然后把电荷通过单引脚瞬间释放到地。因为回路电感极小，上升时间可短到 200ps，峰值电流却能比 HBM 还大。这个波形对内部电路冲击极大，尤其是栅氧化层。

我遇到的一个真实案例：一颗 28nm 芯片，HBM 能过 4kV，CDM 才 250V 就挂了。查到最后，是核心电源域之间的隔离管把放电电流导致误触发。后来改了 layout，在隔离管旁边加了一个快速泄放二极管，才把 CDM 提升到 500V。

MM（机器模型）

MM 现在用得少了，但还是有历史地位。它模拟机器手臂或金属工具对芯片放电，电容和电阻都比 HBM 低（200pF, 0Ω）。波形振荡明显，有多个反向峰值。很多老工艺节点以 200V MM 作为标准。

其实你看 MM 的波形，振荡频率能到几十 MHz。这会给芯片内部造成多次过压，比单次冲击更麻烦。我建议设计时如果目标工艺还要过 MM，一定得加 RC 钳位电路来吸收振铃。

模型对比与选择

实际项目中，三种模型都要考虑，但侧重点不同。

• 消费类芯片：HBM 2kV 是硬性门槛，CDM 500V 是加分项。
• 车规级芯片：HBM 4kV + CDM 750V 几乎是标配。MM 在某些车厂里已废弃。
• 高速接口芯片：眼图余量优先，保护结构寄生电容严格控制。所以常常需要折中——HBM 降到 1kV 换取更低的 C。

还有一个概念：等效电压等级。不同模型之间不能直接换算，但业界有个粗略对照：1kV HBM ≈ 50V MM ≈ 250V CDM。这只是经验值，你们别当真拿去设计。

下面我用一张图来串一下本章的核心知识体系。

这张图把静电放电的三个阶段和三种事件模型串在了一起。你可以看到，电荷积累、电场建立、电流泄放是共性，而 HBM、CDM、MM 只是对不同的放电场景做了归一化。

好了，第一章的内容就到这里。重点是：理解静电放电的产生条件，记住三种模型的波形参数，并且知道它们各自考验的是芯片哪方面的弱点。下一章我们开始讲具体 ESD 保护结构的设计 —— 二极管、栅极接地 NMOS、SCR 等等。到时候我会拿实际工程中的眼图测试数据来做对比，你会看到保护结构和眼图余量之间的那个“微妙平衡”。

好，这一章的主要内容就这么多。