ESD 失效机制：四大“杀手”与真实案例

做了这么多年硬件，我见过最多的板子翻车现场，就是 ESD 打坏的。你想想看，一颗好好的芯片，手一碰就废了，拆开一看，不是栅氧穿了就是 PN 结烧了。今天咱们就掰开揉碎，聊聊 ESD 到底是怎么把器件搞死的，顺便结合我踩过的坑，帮大家建立感性的认知。

一、四大失效机制解析

ESD 泄放电流虽然持续时间短（纳秒级），但峰值电流很大（数安培甚至数十安培），能量瞬间灌进去，器件里最薄弱的环节就会遭殃。我把它归类为四种破坏模式，一张图先看个全貌。

1. 介质击穿

说白了，就是氧化层被高压打穿了。MOS 管的栅氧化层（SiO₂）厚度通常只有几纳米到几十纳米，耐压很有限。ESD 脉冲瞬间在栅极上感应出高压，如果超过介质的击穿场强（大约 10 MV/cm），氧化层就形成导电通道，器件永久失效。

典型表现：栅极和源/漏之间短路或漏电，I-V 曲线出现“软击穿”。

我记得有个项目，一颗低功耗 MCU 在组装线频繁报 IO 口漏电超标。FA 分析发现内部栅氧化层上有微小的击穿点，最后定位是操作员戴的防静电腕带接地线断了，导致手模芯片时直接把 IO 打坏。嗯，从此我们对腕带检测仪的态度就从“偶尔看看”变成了“每班必查”。

2. 金属熔化

电流太大，金属互连线（铝或铜）像保险丝一样熔断了。ESD 电流在局部产生焦耳热，温度可瞬间超过 1000°C，直接把金属线烧断或形成球状焊料。

你想想看，一根 1μm 宽的铝线，平时过 1mA 电流都算大的，但 ESD 可能灌进去好几安培。不熔才怪。

典型表现：显微镜下可见金属线断裂、熔球、溅射区域。

3. PN 结损伤

大电流流过 PN 结时，结区温度急剧升高，导致掺杂原子扩散、结界面退化，甚至形成熔融短路。常见于输入输出保护二极管的结区，或者 BJT 的 BE 结。

损伤后的 PN 结，反向漏电会明显增大，正向压降也会偏移。严重时两只引脚之间像挂了个大电阻。

我遇到过最诡异的一次：一块 PCB 上同样的 IO 口，有的芯片正常、有的莫名其妙耗电翻倍。切开来做 OBIRCH（光发射定位），发现就是 PN 结附近有暗点，正是 ESD 打出的热损伤。

4. 栅氧破损

这是 CMOS 工艺里最经典也最头痛的失效。当 ESD 电流通过寄生二极管或电源钳位管泄放时，如果泄放路径阻抗高，栅极电压就会被耦合升高，栅氧承受不住就破了。

栅氧破损和介质击穿类似，但专门指 MOSFET 的栅氧化层。更麻烦的是，破损后的栅极可能直接和沟道短路，导致 MOSFET 彻底失控。

二、实际案例失效分析

光讲理论不够，我们来看一个我亲自处理过的完整案例。明白我的思考过程，比背一百条公式都有用。

我拿到失效件，先上显微镜看了个大概——没见壳体裂缝，也没过孔炸开。嗯，那问题多半在芯片内部。于是开盖（Decap），用 SEM 扫描后发现：

• VCC 到 GND 之间有一个 NPN 型的 ESD 保护管，它的 C-E 结被熔化了。
• 同时在驱动输出引脚上，有一条铝走线有疑似熔化痕迹。

到这里我基本断定：ESD 是从 RS-485 总线上灌进来的（接口没加 TVS 管），通过保护管泄放到 VCC，然后电流过大导致保护管烧穿，形成低阻通道。

我让客户拿了 50 颗改进版板子做重复实验：不加 TVS，直接打 8kV 接触放电，新设计全部 Pass，再没出现 VCC-GND 短路。

三、失效分析三步走

通过这个案例，我习惯把 ESD 失效分析拆成三个步骤，你们可以直接套用：

1. 电测量 + 外观检查：先测 I-V 曲线，看是短路、断路还是漏电；再用显微镜看有无物理损伤。
2. 定位缺陷点：用 OBIRCH 或者 EMMI 找到热量或发光异常区域，精确到微米级。
3. 物理截面 / 剥层：FIB 切面或者逐层去金属，用 SEM 观察失效结构，判断损伤类型。

大部分情况下，你做到第二步就能判断出是哪种机制。但要注意：

四、机制对比速查表

为了帮你快速对照，我做了一个简洁的表，放在手边随时查：

好了，以上就是 ESD 四大失效机制和一次真实案例的完整回顾。说白了，所有失效最终都能归到“能量太大，防护不够”这八个字上。下回遇到烧板子，别急着换芯片，先对照这张表想一想——到底是哪个环节没扛住？