📚 课程目录第2章 ESD保护电路原理

ESD保护电路原理：保护二极管、SCR、GGNMOS结构及触发特性

这一章我们要聊点实质性的东西——ESD保护电路到底是怎么工作的。很多刚入行的朋友总觉得ESD保护就是加几个二极管完事，其实没那么简单。

我做过不少ESD失效分析，发现很多问题都出在保护电路本身的触发特性上。你想想看，要是保护电路该开的时候不开，该关的时候不关，那芯片就危险了。

保护二极管的原理说白了就是：正向导通把ESD电流泄放到电源轨上。结构就是简单的PN结，寄生参数小，响应速度也还行。

它的触发特性主要看正向压降。硅二极管大约0.7V，肖特基二极管0.3V左右。但这里有个坑——反向击穿电压。

曾经遇到一个问题：某款产品在HBM 2kV测试时反复失效，查了好久才发现是保护二极管的击穿电压选得太低，导致正常工作时就处于微导通状态，漏电流高得离谱。后来换成了击穿电压高两档的管子，问题就解决了。

我建议你选保护二极管时，重点看这几个指标：

SCR（可控硅整流器）是我个人比较喜欢的一种结构——它的单位面积泄放效率确实高。为什么？因为它有两路正反馈。

结构上是PNPN四层器件，等效于一个NPN管和一个PNP管交叉耦合。触发之后，两个管子互相驱动，进入深度饱和状态，维持电压只要1-2V。

这是它的优势也是它的问题——容易闩锁。

关键参数对比：

参数	保护二极管	SCR结构	GGNMOS
触发电压	低（0.7V正向）	较高（可调）	中等（寄生BJT触发）
维持电压	0.7-1V	1-2V	4-6V
单位面积泄放能力	一般	强	较强
闩锁风险	无	高	低
响应速度	快	中等	中等

SCR的触发方式主要有两种：电压触发和电流触发。电压触发靠PN结的雪崩击穿，电流触发则可以通过外部注入来实现。

我记得有一次做ESD仿真，SCR结构延迟了约1ns才触发。对于CDM事件来说，这1ns够让内部栅氧化层出问题了。所以高速接口上用SCR得小心。

GGNMOS是接地栅极NMOS的缩写。结构上就是一个NMOS，但栅极接地，源极接地，漏极接被保护的I/O Pad。

正常工作时它关断。ESD事件来了，漏极和衬底之间的PN结发生雪崩击穿，产生衬底电流。这个电流流过衬底电阻，产生压降，抬升了源极附近的衬底电位。当电位高于0.7V时，寄生NPN管开启，进入回滞（snapback）状态。

这个snapback就是GGNMOS的核心机制。

触发特性有几个关键参数：

我曾经在项目中发现一个有意思的现象：GGNMOS的沟道长度对触发电压影响很大。短沟道的Vt1低，但漏电流也大。长沟道反之。做工艺开发时，这个trade-off特别关键。

// 典型的GGNMOS设计注意点
// 1. 衬底接触要靠近源极，减小衬底电阻
// 2. 栅极和源极短接后接地
// 3. SILICIDE阻挡层可以改善均匀性
// 4. 沟道长度一般在0.5-1.5um之间

这里我根据经验整理了一个更详细的对比，集中在触发特性上：

特性	保护二极管	SCR	GGNMOS
触发机制	正向偏置	雪崩/注入	雪崩+寄生BJT
触发延迟	<1ns	1-3ns	1-2ns
触发后压降	0.7V	1-2V	4-6V
均匀导通性	好	中等	需优化
温度敏感性	高	中等	高

触发均匀性是个容易被忽略的点。GGNMOS如果设计不好，只有少数几个区域先触发，电流集中，局部温度飙升，直接就烧了。

解决的办法包括：加镇流电阻、优化SAB（SALICIDE阻挡层）结构、调整衬底接触间距。

我个人习惯是先看接口的工作电压和信号速率，再选结构：

关于版图布局
保护电路一定要靠近被保护的Pad。我见过太多因为走线太长导致ESD能力打对折的案例。走线每增加50um，寄生电感就多几十pH，在高频ESD脉冲下影响很明显。

关于触发均匀性
多指GGNMOS要特别注意版图布局。每个指的源极独立并联到地，不要共用。否则电流不会均匀分配，总容易先在一根指上烧穿。

最后一个建议——做ESD设计，仿真和测试一定要结合起来。有些寄生参数仿真里看不出来，只能靠流片后打TEG（测试结构）来摸清楚。这是我做过多次迭代后的体会。