Common Mode对ESD耦合影响分析教程 - 第1节 Common Mode对ESD耦合影响分析教程 - 第1节

📚 课程目录第1章 ESD基础概念

# 第1章：ESD基础概念 ## 一、静电放电定义静电放电，说白了就是两个不同静电电位的物体之间发生的电荷转移。你想想看，冬天脱毛衣时“噼里啪啦”的响声，那就是最典型的ESD现象。不过在我们电子行业里，这事儿就严肃多了。我个人习惯把ESD理解为**一个微秒级甚至纳秒级的高压脉冲事件**。它的特点是：电压极高（几千伏很常见），电流峰值很大（几安到几十安），但持续的时间极短。正是这种“短促而猛烈”的特性，让电子器件特别容易受伤。

ESD本质上是一个瞬态能量释放过程。

释放时间通常在1ns到几百ns之间。

峰值电流可达30A以上——一颗小小的芯片哪受得了这个？

我在项目中遇到过不少因为忽略ESD防护导致的返工。最典型的一次，整批产品在产线上测试良率只有60%，查了半天最后发现是操作工人没戴防静电手腕带。嗯，从那以后我对ESD基础这东西就再也不敢马虎了。 ## 二、放电模型做ESD防护设计，你得先搞清楚“敌人”的脾气。业界公认的放电模型主要有三种：**HBM**、**CDM**和**MM**。 ### 2.1 HBM（人体放电模型） HBM模拟的是：**带电的人体接触器件引脚时发生的放电**。这是最经典的模型，也是芯片级ESD测试的入门项目。 | 参数 | 典型值 | 说明 | |------|--------|------| | 等效电容 | 100pF | 模拟人体对地的电容 | | 等效电阻 | 1500Ω | 模拟人体皮肤接触电阻 | | 上升时间 | 2~10ns | 电流从10%升到90%的时间 | | 放电时间常数 | ~150ns | 电流衰减到37%的时间 | | 典型测试电压 | 2kV、4kV、8kV | 工业标准级别 |

值得注意的是，HBM放电电流的峰值可达1.3A/kV。
也就是说，2kV的HBM放电，峰值电流约2.6A。
这能量足够让栅氧化层穿孔了。

我记得刚入行时，总以为HBM是最凶猛的。后来才知道，CDM才是真正的“隐形杀手”。 ### 2.2 CDM（充电器件模型） CDM模拟的是：**器件本身带电后，引脚接触地时的放电**。为什么会这样？因为器件在塑料管或料盘里搬运时，摩擦就会让它带上电荷。 CDM和HBM最本质的区别在于：CDM放电路径**几乎没有外部串联电阻**。这意味着电流可以在纳秒内冲到几十安。 - 等效电容：器件本身的寄生电容（1~10pF） - 等效电阻：接触电阻极低（<10Ω） - 上升时间：<1ns（比HBM快10倍以上） - 峰值电流：10~30A（同样电压下比HBM大很多）

CDM是当前芯片失效的主要原因之一。
因为它速度快、电流大，内部电路来不及响应就被打穿了。
我曾经碰到过一个案例：芯片在SMT贴片后大量失效，
最终定位就是CDM损伤——机器取放时器件被充电了。

### 2.3 MM（机器放电模型） MM现在已经用得比较少，但在一些老旧标准里还能看到。它模拟的是**机器臂、夹具等金属物体接触器件的放电**。 | 参数 | 典型值 | 与HBM对比 | |------|--------|-----------| | 等效电容 | 200pF | HBM的两倍 | | 等效电阻 | 0Ω | HBM的1500Ω → 0Ω | | 上升时间 | ~5ns | 接近HBM | | 放电振荡 | 有 | 因寄生电感产生欠阻尼振荡 |

## 三、能量与损伤机制了解了放电模型，我们再看看ESD到底是怎么把器件搞坏的。核心就一句话：**能量在极短时间内集中释放**。 ### 3.1 储能计算 ESD放出的能量，主要来自电容储存的静电能。公式很简单：

E = ½ × C × V²

- E：静电能量（焦耳） - C：电容（法拉） - V：电压（伏特）举个例子：2kV的HBM放电，等效电容100pF：

E = 0.5 × 100×10⁻¹² × (2000)²
   = 0.5 × 100×10⁻¹² × 4×10⁶
   = 2×10⁻⁴ J = 0.2 mJ

你可能觉得0.2mJ很小。没错，这点能量连让一粒沙子温度升高1℃都不够。但别忘了，这0.2mJ是在**几十纳秒**里全部灌进芯片的某个微小区域——那功率密度就相当可怕了。 ### 3.2 主要损伤机制 ESD对芯片的损伤主要有三种方式： #### 热效应（最直接）电流通过器件内部电阻产生焦耳热，瞬间把局部温度升到**硅的熔点（1414℃）以上**。硅都熔化了，器件自然就报废了。 - 常见位置：MOS管的沟道区、接触孔处 - 典型失效表现：熔融坑、硅溅射

热效应损伤有个特点：它往往需要一定的总能量。

CDM的能量虽然总量小，但集中在上百个皮法里，
局部温升反而可能比HBM更严重。

#### 电压击穿（最隐蔽）高压导致器件的栅氧化层被击穿。氧化层一旦失效，栅极和沟道之间就短路了。 - 常见位置：MOS管的栅氧化层 - 典型失效表现：栅泄漏电流增大、阈值电压偏移我曾经遇到过一个让人抓狂的案例：一颗芯片功能完全正常，但功耗比设计值高了50%。用显微镜一看才发现，栅氧化层上有个微小的击穿点。这就是典型的ESD电压击穿——功能没完全坏，但参数已经漂了。 #### 金属熔融（电流路径）高电流密度导致金属互连线熔断或电迁移加速。 - 常见位置：电源/地线、大电流路径 - 典型失效表现：导线熔断、金属结球 ### 3.3 损伤分类表格 | 损伤类型 | 物理机理 | 典型位置 | 失效表现 | |----------|----------|----------|----------| | 热效应 | 焦耳热导致硅熔化 | 沟道区、接触孔 | 熔坑、PN结短路 | | 电压击穿 | 高电场使氧化层击穿 | 栅氧化层 | 栅漏电流↑、阈值漂移 | | 金属熔融 | 电流密度过大 | 电源/地走线 | 熔断、电迁移空洞 | | 介质击穿 | 多层金属间介质破裂 | 层间介质（ILD） | 层间短路 | 我个人习惯在设计初期就用一张这样的表来评估风险，然后针对最薄弱的环节做防护。嗯，这招帮我避了不少坑。

特别提醒：有些ESD损伤并非立即表现为功能失效。
它可能只是让参数发生了微小漂移——
比如漏电流从1nA变成了100nA，芯片依然能工作。
但这种“延寿失效”往往在几个月后才暴露，
排查起来极其痛苦。

所以啊，ESD防护不是光靠最后加个TVS管就完事了。你需要在**设计、制造、测试、运输、操作**全链条上都把ESD风险考虑进去。从这章的基础概念开始，后面我们会一步步深入到Common Mode与ESD耦合的细节，到时候你会发现，这些基础真的决定了你能走多远。