第四章 PCB叠层设计基础：层数选择、介质材料、参考平面规划
叠层设计，说白了就是你PCB的骨架。骨架搭歪了，后面信号完整性、EMI啥的全都保不住。我刚开始做高速板那会儿，总以为层数越多越安全，结果被加工费教做人。
4.1 层数选择：不是越多越好
选几层板，主要看三样东西：信号密度、电源种类、以及你对参考平面的需求。
- 信号层数：高速信号需要连续参考平面，每个信号层最好紧邻一个完整地平面。比如4层板（SIG-GND-PWR-SIG）就比两层板（SIG-PWR）舒服得多。
- 电源种类：多路电源（1.8V、3.3V、5V等）需要单独平面层来分开，否则平面切割会切断回流路径。
- 成本与交期：每增加两层，加工周期多2-3天，价格翻倍不是玩笑。
我的经验：曾经一个RGMII接口项目，信号速率只有125MHz，我死活上了8层板。结果EMI测试照样差，因为叠层不对称导致板子翘曲。后来换成6层对称叠层，问题全消。记住：对称、平衡比层数更重要。
层数选择可以简单对照这张表：
| 信号复杂度 | 推荐层数 | 典型应用 |
|---|---|---|
| 低速/单端信号 <50MHz | 2-4层 | MCU板、简单控制板 |
| 中速/差分布线 50-200MHz | 4-6层 | RGMII、DDR2/3 |
| 高速/多层总线 >200MHz | 8-12层 | DDR4、SerDes、FPGA核心板 |
4.2 介质材料：FR4还是高频材料？
FR4是行业默认的第一选择，便宜、成熟。但它的介电常数（Er）会随频率和温度波动，在5GHz以上就开始不老实了。我曾经遇到过一块10层板，走10Gbps信号，FR4的损耗直接让眼图闭上了，后来换成Megtron 6才救回来。
常见介质材料参数对比：
| 材料 | 介电常数 (Er) | 损耗因子 (Df) | 适用频率 | 成本 |
|---|---|---|---|---|
| FR4 (普通) | 4.2-4.6 | 0.02 | <3GHz | 低 |
| FR4-High Tg | 4.0-4.4 | 0.015 | <5GHz | 中 |
| Rogers 4350B | 3.48 | 0.0037 | <30GHz | 高 |
| Megtron 6 | 3.5-3.8 | 0.005 | <20GHz | 高 |
避坑指南：我曾经为了省钱，在一整块大板上混合用了FR4和Rogers，结果两种材料热膨胀系数不一样，焊完回流焊直接分层。记住：同一叠层内尽量统一一种基材，或至少保证相邻层热膨胀系数匹配。
4.3 参考平面规划：信号回流的命脉
参考平面就是信号的镜子——信号往前走，回流电流在参考平面上按照最近路径往回走。如果参考平面被切了一块，回流就得绕路，绕出来的那圈环路面积就是天线。
核心规划原则：
- 每层信号必须紧邻完整参考平面——最好是地平面，其次是电源平面（需与地紧耦合）。
- 不同电源平面之间要有足够间距——避免耦合噪声，且分割线不要横跨高速信号线。
- 参考平面要连续——避免在信号下方挖槽、分割或开大孔。
常见陷阱：很多工程师习惯把大量杂散电源平面堆在一起，以为能省钱。结果信号回流被逼到一条窄缝上，串扰爆炸。我建议：每个电源平面至少有一层完整地平面作为“邻居”，隔层耦合要仔细仿真。
为什么要强调参考平面连续？你想想看，一条50Ω微带线，正下方是完整地平面，回流电流就在微带线正下方流过，环路很小。如果地平面突然切掉一块，回流电流必须从两边绕——环路面积至少扩大10倍，辐射噪声也会跟着增大。我调过一个FCC超标的产品，最后查出来就是地平面分割惹的祸。
4.4 叠层结构实例
下面给两个我自己常用的叠层结构，在RGMII设计中屡试不爽。
四层板（性价比首选）
- Layer1: 顶层信号 + 关键布线
- Layer2: 地平面（完整，无分割）
- Layer3: 电源平面（分割处理）
- Layer4: 底层信号（低速/非关键）
六层板（RGMII + DDR3推荐）
- Layer1: 顶层信号（RGMII、DDR）
- Layer2: 地平面
- Layer3: 内部信号层（垂直布线）
- Layer4: 电源平面（多个电源分割）
- Layer5: 地平面
- Layer6: 底层信号（慢速IO）
我的小技巧：设计时把Layer2和Layer5都设为地平面，中间夹着电源层和信号层。这样任意一层信号都有紧邻的地平面，而且叠层对称，板子平整度也最好。加工厂看到对称叠层都爱接单，变形率低很多。
这一节东西不多但都是硬功夫。选几层板、用什么材料、怎么摆放参考平面——这三件事决定了你后面所有工作的底子。叠层定下来再想改？板厂那边至少要加一周工期，费用也哗哗的。所以我自己每次画新板子，都会先花半天把叠层敲死，后面布线就只管跑线了。