2. 阻抗不连续的基本概念：特性阻抗、反射、传输线效应

做RGMII的人，多半迟早会撞上阻抗不连续这堵墙。我个人第一次被它坑是调试一块四层板，眼图在数据跳变沿上裂成两瓣，用TDR一量，过孔和焊盘结合处阻抗掉了15Ω。后来才明白，这些个概念——特性阻抗、反射、传输线效应，其实是同一个力学链条上的三个环节。本章咱们就把它们拆开，一个钉子一个眼地讲清楚。

2.1 特性阻抗：传输线的“天生属性”

特性阻抗（\(Z_0\)）不是用万用表量出来的电阻。它描述的是行波在均匀传输线上传播时，电压与电流的比值。说白了，信号每往前走一步，都会“看到”一个固定的瞬时阻抗，这就是\(Z_0\)。

Z₀ ≈ 87 / √(εr + 1.41) · ln(5.98h / (0.8w + t))

我习惯在设计前先用这个公式估算，再拿仿真工具验证。有一次偷懒没算，直接抄了上一版设计中的线宽，结果上板后读数据总是偶发错误——后来查到那批板材的εr波动比标称大了8%。所以别太迷信公式，留点余量。

PCB上常见的传输线类型有：

2.2 反射：当信号撞上“阻抗墙”

信号在传输中突然遇到阻抗变化，一部分能量会被反射回来。反射的大小由反射系数 \(\Gamma\)决定：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

举个极端例子：

• 开路（\(Z_{load}=\infty\)）：\(\Gamma=+1\)，信号全反射，叠加后过冲翻倍。
• 短路（\(Z_{load}=0\)）：\(\Gamma=-1\)，信号反相反射，形成振铃。
• 匹配（\(Z_{load}=Z₀\)）：\(\Gamma=0\)，无反射，完美。

我在RGMII调试中见过最典型的反射源是：

1. 过孔残桩——信号穿过过孔后，剩下的那段短孔就成了开路 stub。我曾用TDR测到一段2.5mm的残桩，在500MHz处反射系数高达0.3。
2. 焊盘/连接器——BGA焊盘和连接器引脚会造成局部容性突变，阻抗下降10~15Ω。
3. 分支走线——T型分叉处两路阻抗并联，等效阻抗减半，反射剧烈。

2.3 传输线效应：当线长赶上“电长度”

传输线效应不是“线太长了”这么简单。判断依据是信号上升时间（\(t_r\)）与传输延迟（\(t_d\)）的关系：

当 t_d > t_r / 5 时，必须按传输线处理。

举个例子：RGMII的上升时间通常0.7~1.2ns。在FR4中，信号传播速度约6in/ns（考虑εr≈4.2）。那么当走线长度超过：

\(L > (t_r/5) \times 6 \) = (1.2ns/5) × 6in/ns ≈ 1.44 英寸。

也就是说，走线超过1.5英寸左右就必须考虑传输线效应了。很多入门工程师觉得RGMII速率只有125MHz，线走个几英寸没事——其实完全错了。速率低但上升沿够陡，照样能激发反射。

传输线效应主要影响三个方面：

• 延迟——信号到达时间 = 线长 / 传播速度，误差会造成时钟和数据边沿错位。
• 振铃与过冲——反射叠加后形成阻尼振荡，可能超过芯片输入耐压。
• 边沿退化——高频分量被损耗，上升沿变缓，眼图眼睛闭合。

2.4 三个概念如何串联起来？

现在把三个关键词串一下：特性阻抗是传输线的“基准线”，一旦走线或过孔让这条基准线发生突变，就会产生反射。反射波在原线和目标线上来回折腾，最终表现为传输线效应——延迟、振铃、过冲、噪声超限。

你想想看，RGMII的时钟和数据都是单端走线，没有差分共模抑制来帮你扛噪声。反射哪怕只有20%，也能在接收端产生近200mV的毛刺（以1.8V逻辑为例）。足够把数据采样点的阈值搅浑。

我个人在设计RGMII时，会先按50Ω去定线宽和间距，然后重点关注三个位置：

• 过孔——尤其是从顶层到底层的换层过孔，残桩是反射重灾区；
• 连接器——FPC或板间连接器的阻抗匹配；
• 终端匹配电阻——靠近接收端放置，焊盘不宜过大。