第2章 PHY芯片与信号质量概述：常见PHY类型及其对参考平面的要求
2.1 什么是PHY芯片？
PHY（Physical Layer）芯片，说白了就是用来处理物理层信号收发的家伙。它负责把数字逻辑电平转换成模拟差分信号，或者反过来。我刚开始画板子时总觉得PHY就是个“黑盒子”，只关心速率和封装，后来踩了几次坑才明白——参考平面设计才是PHY性能的关键。
你想想看，PHY芯片工作频率动辄几百MHz甚至GHz，信号的回流路径如果被切断或阻抗突变，那眼图能有多漂亮？我曾经调过一块板子，以太网连续丢包，查了半天发现是PHY底下有一个参考平面开槽，电流绕了一大圈才回来。从那以后，我每次布局都会先确认参考平面的连续性。
2.2 常见PHY类型速览
我平时接触最多的三种PHY：以太网、USB、PCIe。它们速率不同，对参考平面的“脾气”也不同。下面这张表是我自己做项目时总结的对比，你可以直接拿去用。
| PHY类型 | 典型速率 | 参考平面核心要求 | 常见“坑” |
|---|---|---|---|
| 以太网PHY（如RGMII、SGMII） | 10/100/1000 Mbps ~ 10 Gbps | 连续的低阻抗GND平面，差分对下方必须完整 | 过孔导致参考平面切换、平面开槽 |
| USB PHY（USB 2.0/3.0/3.1） | 480 Mbps ~ 20 Gbps | 差分阻抗90Ω±10%，参考平面完整性影响共模抑制 | 参考平面被分割或距离太远 |
| PCIe PHY（Gen1~Gen5） | 2.5 GT/s ~ 32 GT/s | 层叠对称、参考平面紧耦合且无中断 | 参考平面因过孔反跨导致阻抗不连续 |
嗯，这里要注意：表格里的“连续”不止是说铜皮没断开，还包括参考平面到信号层的距离是否恒定。我见过一个案例，USB 3.0 眼图闭合，就是因为参考平面在BGA区域换层，叠层不对称引发模式转换。
2.3 以太网PHY：参考平面就是它的“地气”
以太网PHY最喜欢的是整片GND平面。为什么呢？因为它的差分对需要低电感回流路径。我记得有一次画四层板，顶层走以太网差分对，第二层是GND，第三层是电源。结果电源层有个大隔离槽，恰好位于差分对下方。板子打样回来，100M死活无法建立连接。后来把隔离槽改到别处，问题解决。
我个人习惯，以太网PHY的差分对走线正下方至少三层内不能有分割，哪怕电源层也要补铜。你想想看，回流路径一旦绕行，共模电流就会增大，EMI和信号质量都会崩。
核心原则：以太网PHY的差分对需要完整的GND参考平面，且参考平面与信号层间距尽量小（通常4~8 mil），以保证耦合紧、阻抗低。
2.4 USB PHY：阻抗匹配是命门
USB PHY对参考平面的要求更“精准”。USB 2.0要求差分阻抗90Ω±15%，而USB 3.0/3.1的SS差分对要求90Ω±10%且需参考平面连续。我调过一块USB 3.0板卡，焊接后连接电脑偶尔识别失败，用TDR一看，阻抗在连接器处飙到120Ω，原因是参考平面在连接器下方被挖空了（为了放置电容）。这个教训让我意识到：任何参考平面的“空洞”都会带来阻抗突变。
怎么做？建议两层板里，USB差分对尽量走在表层，参考平面用第二层GND，且保持10倍线宽范围内无过孔反跨。四层板则用第三层做参考平面，第二层走GND或电源都可以，但要对称。
一个小技巧：USB 3.0差分对换层时，要在换层点附近加至少两个回流过孔，且对称放置。我一般会在过孔旁打两个地过孔，距离不超过50 mil。
2.5 PCIe PHY：层叠对称是底线
PCIe PHY是这三者中最“娇气”的。Gen3以后速率到8 GT/s，对参考平面的要求几乎变态。我参与过一个服务器项目，PCIe Gen4链路训练总是失败，排查两周发现是PCB叠层不对称：顶层走PCIe差分对，第二层是GND，第三层是信号，第四层又是GND。这样参考平面到信号层的距离不一致（一边近一边远），导致差分阻抗不对称。后来改成对称叠层（Top-GND-Signal-GND），问题解决。
说白了，PCIe PHY需要参考平面与信号层之间形成紧耦合，且所有信号层对应的参考平面层间距必须相同。你还得注意过孔反跨问题——PCIe链路穿过不同参考平面时，必须提供低阻抗回流路径，否则眼图会像眼屎一样。
避坑指南：我曾经在PCIe Gen3板卡上，因为差分对从表层走到内层，参考平面从GND变成PWR，导致共模噪声飙升。从那以后，我强制要求所有高速差分对换层时必须使用GND过孔扇出，且参考平面换层处距离不超过100 mil。
2.6 一张图理清三种PHY与参考平面的关系
下面这张SVG图把三种PHY对参考平面的核心要求画出来了。你可以把它贴在工位上，画板子前瞅一眼。
2.7 几个实用原则
项目多了以后，我总结出三条“铁律”：
- 参考平面必须完整：任何PHY高速信号正下方，至少两层内不能有分割、开槽或换层。
- 参考平面必须紧耦合：间距不要超过8 mil，否则阻抗会偏大且回流电感增加。
- 参考平面必须稳定：避免跨域切换（比如从GND跳到PWR），如果无法避免，要加缝合电容。
你想想看，这三条做到了，PHY信号质量至少能保证80%。剩下的20%要靠阻抗控制、走线长度匹配和去耦电容。嗯，这些后面章节再细讲。
个人习惯：我画PHY相关PCB时，会先把所有高速差分对和参考平面设为一组Net Class，然后跑规则检查：参考平面设置必须为“GND”，且参考平面层与原设定层一致。这样设计评审时一眼就能发现问题。
本章的内容就这些。记住：PHY芯片不管速率多高，它的信号质量最终取决于参考平面的设计质量。下次画板子前，先把参考平面想清楚，能省一半调试时间。