第4章 PCB叠层结构设计：层叠对称性、参考平面、介质厚度、铜厚选择
大家好，我们到第四章了。还记得第三章讲的阻抗计算公式吗？那些参数——Er、H、W、T——全都要从叠层结构里读出来。叠层结构没定好，后面算阻抗就是空中楼阁。这一章我就带着你把叠层设计的几个关键点过一遍。
我在项目里见过太多因为叠层不对称导致的板子翘曲、阻抗变异、甚至信号完全不通的情况。嗯，别怕，把这些原则吃透了，你也能做出稳当的叠层。
4.1 层叠对称性——板子不变形的基石
先讲对称性。你可能觉得板子不就是一层一层压在一起吗？对称不对称能有多大影响？其实影响很大。PCB在压合和回流焊时温度变化，不同层的铜厚、介质、残铜率如果不对称，热膨胀系数不一样，板子就会像双金属片一样翘曲。
我个人的习惯是：8层及以上的板子，强制做层叠镜像对称。比如第2层和第7层铜厚一样、介质厚度一样、残铜率接近。表层和底层也要对称——表层1oz，底层就1oz；表层做绿油，底层也做绿油。别小看这个，我遇到过一块12层板，客户为了省钱把底层铜厚从1oz减到了0.5oz，结果回流焊后板子翘了1.2mm，SMT连锡全废。
- 铜厚对称：信号层对信号层，电源层对电源层
- 介质对称：PP片类型和厚度尽量一致
- 残铜率对称：避免一边大片铜一边稀疏走线
- 阻焊对称：两面阻焊颜色和厚度保持一致
4.2 参考平面——差分对的“隐形导轨”
差分对为什么需要参考平面？说白了，每条单端线的返回电流都要通过参考平面回流。如果参考平面被挖断、被分割、或者距离变化过大，回流路径就会绕远路，产生共模噪声，破坏差分信号的完整性。
我建议：差分对正下方的参考平面必须是完整的地平面或电源平面，不要跨分割。如果必须跨分割（比如从地跨到电源），焊一个0Ω电阻做跨接，把回流路径补上。
你看下图（上面那张SVG），参考平面连续性是排在第二位的核心。我记得在100Gbps SerDes项目中，就因为一条差分线跨过了电源分割槽，眼图直接闭合。后来在叠层里加了一层完整的地平面，所有差分对都参考这个地，问题才解决。
参考平面还要注意距离。介质厚度H越小，耦合越强，阻抗越低。我常用的是：100Ω差分对，H取4mil~5mil（配合Er=4.2），线宽/线距很容易调到5/5mil。如果H太大，比如10mil，线宽就得加大到8mil以上，占面积大不说，还容易引起其他串扰。
4.3 介质厚度与铜厚——阻抗的“两把刷子”
阻抗公式里的H和T，一个决定下半部分电磁场的强度，一个决定导线本体的截面铜损。调节阻抗时，我最常用的顺序是先调H（介质厚度），再调W（线宽），最后动T（铜厚）。
为什么？因为H的变化对阻抗非常敏感——H每增加1mil，Z0大约上升5~8Ω。而铜厚T呢？一般PCB铜厚只有0.5oz、1oz、2oz几种标准规格，不能随便调。1oz约为1.4mil（35μm），表层走线常用0.5oz加电镀到1oz。
| 铜厚 (oz) | 厚度 (mil) | 对阻抗影响 | 适用场景 |
|---|---|---|---|
| 0.5 | 0.7 | 阻抗偏高约2~3% | 高密度细线、BGA出线 |
| 1.0 | 1.4 | 标称值基准 | 通用差分对、电源层 |
| 2.0 | 2.8 | 阻抗偏低约5~8% | 大电流、电源平面 |
注意：铜厚越厚，蚀刻侧蚀效应越明显，线宽实际值会比设计值小约0.5~1mil（取决于铜厚和蚀刻工艺）。计算阻抗时一定要用“最终铜厚”和“实际线宽”，不能直接用CAD里的设计值。我曾经因为没考虑蚀刻余量，板厂反馈阻抗偏低6Ω，后来加了-0.7mil的线宽补偿才合格。
4.4 叠层顺序——信号层与参考平面的“配对”
前面几个要素定好了，最后一步就是摆叠层顺序。原则很简单：
- 每个信号层必须紧邻一个完整参考平面（地层或电源层）
- 高速信号层尽量放在内层，不要放表层（表层有绿油、焊盘、走线不连续）
- 电源层和地层应相邻放置，利用它们之间的薄介质形成高频去耦电容
- 各层铜厚和介质厚度尽量对称，防止翘曲
举个例子，一个8层板的推荐叠层：
L1: 信号 (顶层, 0.5oz+电镀)
L2: 地 (完整平面, 1oz)
L3: 信号 (内层, 1oz)
L4: 电源 (1oz)
L5: 地 (1oz)
L6: 信号 (内层, 1oz)
L7: 地 (完整平面, 1oz)
L8: 信号 (底层, 0.5oz+电镀)你看，L1和L8虽然不同信号，但铜厚对称、介质厚度对称。L2/L7都是完整地平面，为L1/L8提供参考。L3参考L2，L6参考L7，每个信号层都有自己的“私人飞机”——哦不，私人参考平面。L4和L5是电源/地对，介质压得很薄（比如3mil），提供低阻抗去耦。
4.5 实战中的常见陷阱
- 陷阱1：内层信号层参考了电源平面而不是地平面。电源平面也会带来噪声，尤其当电源转换速率高时。我建议差分对优先参考地平面，如果做不到，要在电源平面旁边加去耦电容。
- 陷阱2：介质厚度H选得太厚，导致走线宽度过大，无法实现100Ω。我曾经见过一个设计，H=12mil，W要拉到10mil才能到100Ω，结果在BGA区域根本出不来线。后来改成H=5mil，W=5.5mil就搞定了。
- 陷阱3：忽略了板厂的生产能力。比如内层铜厚2oz，蚀刻后最小线宽只能做到4mil。你画个3mil的差分线，板厂只能做成4mil多，阻抗直接偏掉。
L1: 信号 (1oz)
L2: 地 (1oz) ← 参考平面
L3: 电源/地 (1oz)
L4: 信号 (1oz)
PP片厚度：L1-L2用2116半固化片（约4.5mil），L2-L3用core（约40mil），L3-L4用2116（约4.5mil）
效果：L1和L4信号分别参考L2和L3，阻抗容易调到100Ω，且层叠对称。
嗯，这一章我们聊了层叠对称性、参考平面、介质厚度、铜厚选择。每一点都对阻抗控制至关重要。记住了：叠层设计不是画个层数就完事，它是一整套工程决策，直接影响信号质量和制造良率。