各位工程师,咱们继续往下聊。PCB叠层设计这个话题,说简单也简单,说复杂能讲三天三夜。我刚开始做硬件那会儿,觉得叠层不就是把铜箔和半固化片压在一起吗?后来调一块10Gbps的PHY板子,眼图死活张不开,折腾了两周才发现是参考平面被割裂了。嗯,从那时候起,我对叠层设计再也不敢马虎。
以太网PHY参考平面设计与信号质量验证 - 第4节
叠层结构:从4层到8层的实战选择
叠层结构,说白了就是决定信号在哪一层走、参考平面在哪一层、电源和地怎么分配。不同的层数和分配方式,直接决定了信号完整性好不好。
四层板——最常用的入门方案
四层板是绝大多数PHY设计的基础。经典叠法是:
- 顶层:高速信号走线(最好紧挨着参考平面)
- 内层1(GND):完整地平面
- 内层2(PWR):电源平面
- 底层:低速信号或辅助走线
我个人习惯把高速信号层(比如PHY的RGMII、MDI差分对)放在顶层,下面是连续的地平面。为什么?因为回流路径最短,参考面干扰最小。
六层板——高速PHY的“甜区”
当你的PHY跑在1Gbps以上,或者需要同时处理多路高速通道,四层板可能会吃力。六层板增加了一组参考平面,可以灵活分配。
我常用的六层叠法(信号-地-信号-电源-地-信号):
- L1(Top):主高速信号层,紧贴L2
- L2(GND):完整地平面
- L3(S):次要信号层(比如配置管理信号)
- L4(PWR):电源平面
- L5(GND):第二地平面
- L6(Bottom):辅助信号层
这种结构的好处是:每个信号层都有自己的参考平面(L1参考L2,L3参考L4或L5取决于叠层对称性,L6参考L5)。我曾在某款千兆交换机项目里用这个叠法,EMI测试一次过。
八层板——不惜成本时用
如果PHY支持10Gbps或者25Gbps(比如QSGMII、XFI),八层板几乎成了必需品。参考平面越多,串扰控制越好,但成本也直线上升。
典型八层叠法(信号-地-信号-地-电源-信号-地-信号):
| Layer | 功能 | 作用 |
|---|---|---|
| L1 | Top(高速信号) | 紧邻L2,严格控制阻抗 |
| L2 | GND | 完整参考平面 |
| L3 | 信号(中速) | 可参考L2或L4 |
| L4 | GND | 分割区域,用于不同电源域 |
| L5 | PWR | 多个电源分区 |
| L6 | 信号(低速) | 远离高速区域 |
| L7 | GND | 完整参考平面 |
| L8 | Bottom(高速信号) | 紧邻L7 |
注意:八层板中信号层和参考平面的间距要严格控制。我做过一个项目,为了省钱把L2到L1的介质厚度加到5mil,结果传输线损耗增加了20%。
参考平面分配:回流路径的秘密
参考平面分配,很多工程师的第一反应是“把地铺满就行”。但实际往往没这么简单。
为什么需要连续参考平面?
信号回流需要最小电感路径。如果参考平面被分割,回流电流必须绕行,形成“环路天线”,导致辐射和串扰。我个人习惯把PHY的高速信号全部布置在同一个参考平面附近,不要跨分割。
电源平面作为参考面?可以但不完美
有时候空间紧张,L3的信号层只能参考L4的电源平面。电源平面也是导体,理论上可以参考,但电源平面通常有噪声,尤其是给PHY供电的1.8V或3.3V平面。如果一定要用,建议在PHY附近加足够多的去耦电容,并在电源平面和地平面间增加过孔缝合。
- 参考地平面:阻抗稳定、噪声低,首选。
- 参考电源平面:噪声较大,需额外去耦。
- 参考相邻信号层:千万别,串扰会爆炸。
分割平面的处理技巧
当存在多种电源域时,地平面也可能被分割为模拟地和数字地。我建议:
- PHY的模拟部分(如PLL、SerDes)和数字部分各自使用独立的参考平面。
- 在两个参考平面之间使用桥接电感或0欧电阻连接。
- 高速信号不能跨越分割边界,否则回流路径被断开。
层间耦合:距离决定一切
层间耦合指的是不同层之间因电磁场相互作用引起的干扰。说白了,就是A层信号会在B层感应出噪声。
介质厚度与耦合强度
两个信号层之间的介质厚度越薄,耦合越强;厚度越厚,耦合越弱。但介质厚度直接影响目标阻抗,所以需要平衡。举个例子:
- 相邻信号层间距>10mil时,串扰可以接受(通常< -40dB)
- 相邻信号层间距<5mil时,串扰会急剧恶化
我有个习惯:如果一定要把高速信号层放在相邻层(比如L3和L4都是信号层),我会让它们正交走线(一层水平、一层垂直),减少平行耦合长度。
串扰控制:从叠层设计开始
除了间距,参考平面的存在也能降低层间耦合。为什么?因为参考平面会像“屏蔽板”一样吸收大部分电场线。如果两个信号层之间有完整的地平面,耦合可以降低40dB以上。
- 每两个高速信号层之间至少隔一个地平面。
- 如果条件所限只能隔一个电源平面,需要在电源平面和地平面间加缝合电容。
- 不同PHY通道的差分对尽量分开放,间隔至少3倍线宽。
通过SVG直观理解叠层与回流
我画了一张六层板的叠层截面图,标注了回流路径。你看,信号在顶层走,电流从参考平面回到源端,形成一个最小的回路。如果参考平面在很远的地方或者被割裂,这个回路就会变大,像一根天线。
图中红色线是L1的信号走线,蓝色虚线是通过L2地平面的回流路径。可以清楚看到,回流电流紧贴信号线下方,形成的回路面积很小。这也是为什么我们强调“信号层紧邻完整的地平面”——面积小、阻抗稳定、辐射也小。
避坑清单——我在项目中踩过的雷
说了这么多,最后分享几个血泪教训:
- 跨分割:曾经在六层板中把千兆差分对从L1穿到L3,中间L2地平面被一条隔离槽断开。结果是眼图塌、误码率高。后来我把分割槽移到PHY之外才解决问题。
- 忽略层叠对称性:压合时每层厚度必须对称,否则板子会在回流焊时翘曲。我见过一块八层板因为不对称导致焊盘开裂,返修率极高。
- 参考平面选择失误:如果把高速信号层放在电源平面和地平面之间,虽然两边都有参考,但电源平面噪声会耦合进信号。建议信号层只参考地平面,不参考电源平面。
- 认为层数越多越好:超过8层后,过孔残桩引起的反射会显著增加,特别是对于10Gbps以上信号。我在25Gbps项目中被迫使用背钻工艺来去掉残桩。
最后一句总结: 叠层设计没有万能公式,但有一条黄金法则——高速信号层必须紧邻完整且连续的参考平面。记住这条,至少能解决80%的信号完整性问题。