1.1 信号完整性基础
什么是信号完整性
信号完整性，简称 SI。说白了，就是保证信号从驱动器发出，经过传输路径，到达接收器时，还能保持正确的逻辑电平、时序关系和波形形状。
我个人喜欢这么定义它：信号在传输过程中不产生错误、不丢失信息的能力。你想想看，如果发出去是 1，收回来却变成了 0，那硬件就白设计了。
我早年调试过一个以太网项目，PHY 芯片死活连不上交换机。用示波器一抓眼图，那个“眼睛”几乎闭合了。后来发现是参考平面被割裂，导致回损严重。那个时候我才真正理解——信号的完整性，就是系统的生命线。
| 概念 | 含义 |
|---|---|
| 逻辑完整性 | 电平阈值正确，1 是 1，0 是 0 |
| 时序完整性 | 信号跳变时钟窗口内稳定 |
| 波形质量 | 上升沿、过冲、振铃可接受 |
为什么重要
在我这些年接触的项目里，SI 问题往往是最隐蔽、最难复现的。一个 SI 隐患，可能会经历“样机正常 → 小批量 OK → 量产翻车”的全套流程。
重要性可以从三个角度来理解：
- 性能瓶颈：如果信号质量差，系统无法跑在高频率下。DDR4 跑不上 2666，往往不是芯片不行，而是布线没做好。
- 可靠性灾难：温度一高、电压一波动，SI 问题就冒出来。我曾经见过一批产品出厂测试全过，发到东北客户现场，冬天就频繁死机。原因是低温下门限变化，本来就有缺陷的信号直接溃乱了。
- 成本陷阱：后期换 PCB 板层、加 retimer、改结构，成本和时间都是几何级增长。
常见 SI 问题分类
我自己的经验，SI 问题按源头分四类。每类我都吃过亏，下面逐一说明。
1. 反射
反射是最基础的 SI 问题。
当传输线阻抗不连续时，一部分能量会被反射回来，叠加上去就会产生过冲、下冲、振铃。
单端线：过孔、换层、分支
差分线：间距突变、连接器、封装入口
终结匹配：串联电阻值计算不准
2. 串扰
串扰是隔壁信号线害的。一条线上信号跳变，会在相邻线上感应出噪声。
- 容性串扰：电压变化引起，远端串扰最明显
- 感性串扰：电流变化引起，近端串扰更严重
我记得有一次调试 8 层板，DDR 数据线之间间距只有 5mil。抓波形时发现某根数据线总是莫名其妙多一个毛刺，追查了两天，结果是隔壁地址线的时钟跳变耦合过来的。简单调整间距到 10mil 后，问题消失。
3. 轨道塌陷
这个很多人忽略。
当大量 IO 同时翻转时，瞬间电流需求剧增。如果 PDN（电源分配网络）阻抗过高，核心电压就会被拉低，导致信号驱动能力不足。
我观测过的最夸张案例：8 位 DDR 数据线同时翻转，VDD 掉了 200mV。PHY 芯片的 PLL 直接被拉跑偏，产生大量 CRC 错误。
4. EMI/辐射
EMI 算 SI 问题的“放射状”变种。信号质量差 → 高频分量多 → 向外辐射 → 过不了认证。回流路径不畅是主要元凶。
反射 = 阻抗变了，回弹了
串扰 = 隔壁吵的
轨道塌陷 = 电源没撑住
EMI = 没回路，辐射了
这张图对应了我平时排查 SI 问题的四个入口。收到一个劣质眼图，我会问自己：是反射干坏的（看过冲）？还是串扰拖累的（看毛刺位置）？还是电源没撑住（看抖动类型）？还是 EMI 辐射超标（共模成分多不多）？
后面的课程，我会逐一展开每个问题的调试工具、仿真方法和改板策略。嗯，今天就先搭好这个框架。