eDP信号特性分析：高速差分信号摆幅、上升沿时间、摆率对辐射的影响
做eDP电磁兼容这么久，我发现很多工程师上来就急着加屏蔽、加磁环，却很少先问自己一个问题：这个辐射到底是从信号的哪个参数冒出来的？
嗯，信号特性才是辐射的根。你不把根挖出来，所有整改都是瞎堵漏洞。我做EMC诊断的惯用套路是——先看摆幅，再看边沿，最后算摆率。这三者决定了eDP线缆上的高频能量到底有多大、覆盖多宽的频率范围。
这一节，我们就一个一个拆开来讲。我会把我以前在项目里踩过的坑、试过的有效方法都揉进来，你听着会更有感觉。
3.1 差分信号的摆幅（Swing）
eDP接口的差分电压摆幅通常有标准范围：低摆幅模式（400mV pp）和高摆幅模式（600mV pp）。你以为摆幅大点只是功耗高？不对，它还直接决定了辐射强度的基线。
摆幅越大，线缆上的共模转换电流越大，共模辐射的底噪就越高。我记得有一次在平板电脑项目里，eDP信号走长线到屏幕，摆幅从400mV调到600mV后，高频辐射整段抬了3dB。后来我实测对比了两个版本的FCC扫描图，就是那个低摆幅版本刚好卡在限值线下面，高摆幅直接超了。
实际芯片通常有寄存器可以配置摆幅等级。我个人习惯是：如果传输距离不超过15cm，就用400mV pp；超过15cm或者屏端灵敏度差，才考虑提高。不要所有项目都开600mV pp，那是在给自己挖坑。
3.2 上升沿时间（Rise Time）与下降沿时间
这个参数可以说是EMC从业者的老朋友了。傅里叶变换告诉我们：信号边沿越陡，高频分量越丰富。一个理想阶跃信号的上升时间为0，那频谱就是无穷宽——当然现实不存在。
eDP信号的典型上升时间在100ps～250ps之间。你算一下对应的频率分量：F_knee ≈ 0.35 / t_r。如果t_r=150ps，F_knee约2.33GHz。这意味着eDP线缆在2.3GHz以内的谐波能量都不可忽略。
| 上升时间 t_r (ps) | F_knee (MHz) | 30cm线缆辐射效率 | EMC风险等级 |
|---|---|---|---|
| 250 | 1400 | 中等 | 低 |
| 200 | 1750 | 较高 | 中 |
| 150 | 2333 | 高 | 高 |
| 100 | 3500 | 极高 | 极高 |
注意到了吗？很多芯片默认用最陡的边沿来保证信号眼图裕量，但EMC就遭殃了。曾经我帮一个客户做显示器整改，eDP出现1.8GHz的窄带辐射尖峰。我建议他把Source端芯片的驱动强度降低一档，上升时间从120ps拉到180ps。尖峰直接消失，眼图还有40%的余量。这就是一个典型的折中。
3.3 摆率（Slew Rate）
摆率就是电压变化速率，单位V/ns。它和上升时间、摆幅的关系是：摆率 = 摆幅 / 上升时间。说白了，摆率综合了两个参数的变化，更直接地决定了信号中的高频能量密度。
为什么我专门把它单独列出来？因为很多EMC设计指南只让你关注上升时间，但在差分系统中，摆率的不对称才是共模辐射的真正元凶。如果正负两条线的摆率不一致，哪怕上升时间一样，形成的共模电流也会直接转化成电场辐射。
我记得在做一款超薄笔记本时，测得eDP线缆上共模电流在2.1GHz处有一个峰值。排查后发现，Source端的差分输出P和N的摆率差了约12%。用了示波器量一下单端波形，果然P端的上升沿比N端快了30ps。后来通过调整预加重参数，把摆率差缩小到3%以内，共模电流降了6dB。
3.4 三者之间的耦合关系
为了让你看得更清楚，我画了一张关系图。你别嫌丑，但这张图在项目评审会上帮我省了很多解释的时间。
3.5 实战中的参数选择策略
讲到这里，你可能想问：那到底该怎么选？我给几个我个人项目里的经验法则：
- 先看线缆长度： 小于10cm，用400mV摆幅 + 默认上升时间即可；10~30cm，适当缓边沿，比如把驱动从全速降到半速；大于30cm，优先保证信号完整性，摆幅可用600mV，但一定要在Source端加共模滤波。
- 再看环境干扰： 如果产品内部有WLAN/BT天线，eDP的倍频段（比如2.4GHz附近）不能有强能量。我会把上升时间控制在200ps以上，让F_knee低于2GHz。
- 最后测量验证： 我个人习惯先拿频谱仪扫一遍eDP线缆的共模电流，找到最差的频点，然后用逐次逼近法调整摆率寄存器。记录每个档位下的超标的频点，手写一个查找表，后续项目直接套用。
好，这三者的关系和分析方法就聊到这儿。你做ePD设计或整改时，别盯着频谱图上那些尖峰发愁，先回来看看这三个参数——它们才是你手头最直接的杠杆。