1、eDP接口标准与EMI问题概述
eDP这个接口，做显示和嵌入式的兄弟应该都不陌生。它叫嵌入式DisplayPort，说白了就是把电脑上那个DP口，用在了板子内部——连接主控和屏幕。
我个人习惯把eDP的EMI问题先通盘梳理一遍，而不是上来就拿着示波器到处戳。你想想看，如果你的PCB走线和协议都不透，测到超标信号时根本不知道是源头还是放大出来的。
1.1 eDP物理层要点
eDP物理层基于差分信号传输，与标准DP类似，但针对短距离（通常15cm以内）做了优化。它使用4条主链路（Main-Link）和1条辅助链路（AUX），速率从1.62 Gbps一路飙到8.1 Gbps（HBR3）。
我在项目中遇到过一块高速平板的eDP，跑在2.7Gbps（HBR2）。PCB走线没控好阻抗，结果EMI在2.7GHz频点直接冒了个大包。
核心物理参数：差分对阻抗100Ω ±10%、AC耦合电容0.1μF ~ 0.22μF、共模电压0V ~ 2V
1.2 协议层如何影响EMI
eDP在协议层用了以下几个手段来降低EMI：
- 扩频时钟（SSC）： 将能量从单一窄带分散到更宽的频带。下降速率一般在0.5%到0.5%之间。
- 数据加扰（Scrambling）： 随机化传输数据，避免长时间发送010101序列，减少频谱尖峰。
- 链路训练（Link Training）： 初始化时主控和屏端握手协商最佳参数，我建议把这个波形抓出来看，往往EMI的源头就在初始状态。
| 协议特性 | 对EMI的影响 | 我踩过的坑 |
|---|---|---|
| 扩频时钟开启 | 降低峰值3-6dB | 曾经关掉扩频看信号，结果EMI冒了8dB |
| 加扰关闭 | 频谱固定、容易预测 | 测CE时被固定频点搞惨过 |
| 训练序列 | 含大量低频同模成分 | 我建议一定要在训练时看共模波形 |
1.3 常见EMI失效模式
我整理了几种最常见的情况，供大家自查：
- 共模噪声耦合到接地回路： eDP差分对中不平衡的走线会产生共模电流，通过GND形成回路辐射。说白了就是你的地没铺好。
- 高频谐波辐射： 差分对本身如笼型天线，2倍、3倍频点容易超标。嗯，这里要注意。
- PCB走线不连续： 阻抗突变处信号反射严重，导致波形过冲、振铃。我曾经用TDR看过一根过孔，结果出来回波很大。
- 屏蔽层接地不良： FPC柔性板上的屏蔽层接GND不够密，低频段就是差摸大辐射源。
- 电源纹波耦合： 供电解焊、旁路电容放得太远。
警告：eDP链路上任何不连续点（包括连接器焊盘、过孔、FPC折弯处）都会放大EMI效应。不要小看任何一根过孔，我曾经给过孔加了一组小电容，整段超标就降下来了。
1.4 从标准到失效的理解
提示：不要只测辐射噪声，要同步看接收端的共模电压和FPC上走线的阻抗。我的经验是，先确认共模方向再动手整改，效率会高很多。
1.5 校准实践清单
我自己每次拿到新案子，会第一时间列一个自查表，如下：
- eDP差分对是否保持了100Ω ±10%差模 + 50Ω各线对地阻抗？
- PCB走线是否跨越了参考平面分割区（断沟）？我见过很多这种。
- FPC屏蔽层是否用GND小孔缝合？至少每10mm一个接地过孔。
- 电源滤波电容是否靠近TX/RX焊盘？最远不能超过3mm。
- 是否有共模扼流圈（CMC）预留位置？我建议直接预留，成本不高但省心。
坦白说，大多数eDP的EMI超标归结为两件事：共模噪声没处理好、走线阻抗不连续。第一条去看IC供电和GND回路，第二条去查PCB耦合和FPC折弯区间。