四、电气特性与信号完整性：差分信号的电平世界
做eDP接口设计，绕不开电气特性。说直白点，就是信号在物理线上到底长什么样。
我刚开始接触eDP时，觉得协议就是一堆数据包格式、Lane管理之类的逻辑。后来真正调板子，才发现信号完整性才是坑最多的地方。眼图没张开，链路就建不起来，什么协议都是白搭。
4.1 差分信号：为什么是差分？
eDP和所有现代高速串行接口一样，用差分信号传输。
差分信号，就是一根数据用两条线来传。一条叫Dp（正），一条叫Dn（负）。接收端只看两者的差值。
- 抗共模噪声：外部干扰会同时耦合到两根线上，差值不受影响
- 电磁辐射低：两条线电流方向相反，磁场互相抵消
- 电压摆幅小：可以用很低的电压驱动，功耗更低
4.2 电压摆幅：大还是小？
差分信号的电压摆幅，简单理解就是信号跳变时电压变化的幅度。
eDP的差分摆幅有几种典型值：
| 参数 | 最小值 | 典型值 | 最大值 | 备注 |
|---|---|---|---|---|
| 差分输出电压 (Vswing) | 200 mV | 400 mV | 600 mV | 取决于链路训练结果 |
| 单端输出电压摆幅 | 100 mV | 200 mV | 300 mV | 单端对地测量 |
| 摆幅可调节步长 | — | 50 mV | — | eDP 1.4+ 支持微调 |
为什么要在200~600mV之间选？说白了，就是个取舍。
- 摆幅大：抗干扰能力强，但功耗大，电磁辐射也大
- 摆幅小：省电，但对Layout和信号完整性要求极高
链路训练时，Source和Sink会协商一个双方都能接受的摆幅。我曾经遇到过一块屏，Sink要求的摆幅偏偏比Source能给的还要高50mV，最后硬是改了下游的匹配电阻才搞定。
4.3 预加重与去加重：为什么要折腾波形？
这个问题，很多新手都会问。
信号在PCB或线缆上传播，会有损耗。高频分量衰减比低频更严重。结果是什么？信号上升沿变缓，眼图闭合，位错误。
预加重就是发射端在信号跳变时，故意加大初始幅度，补偿高频损耗。
去加重呢？方向反过来。跳变后的稳态电平被压低，等效于强调了跳变的那一下。
核心区别：
- 预加重：跳变瞬间幅度增大，稳态不变
- 去加重：跳变瞬间幅度不变，稳态降低
效果上，两者都能改善眼图。但在eDP标准里，去加重用得更多。
这也是有历史原因的。早期的显示接口多采用预加重，后来发现去加重在低功耗场景下更稳定——稳态电平低，平均功耗就下来了。
4.4 共模电压范围：地面的锚
差分信号虽然看差值，但不能没有参考地。共模电压，就是Dp和Dn两条线对地电压的平均值。
eDP的共模电压，通常要求在0V到3.6V之间，典型值为0V。
等等，0V？没错，eDP的共模电压可以低到0V。这意味着什么？
- Source和Sink的参考地必须足够干净
- AC耦合电容不能漏电太严重
- 静电防护和ESD器件会影响到共模偏置
为什么要求这么宽松？我个人理解，这是为了兼容不同工艺的Source芯片。有的SoC内部Vcore才1.8V，共模拉到1.2V就超出范围了。允许低至0V，反而好处理。
但这就带来一个问题：接收端必须自己做共模恢复。否则信号电平漂移，收不到正确数据。
4.5 一个整体视角：电气特性的配合
电压摆幅、去加重、共模电压，不是各自孤立的。它们必须统一调节。
链路训练时，Source会尝试不同的摆幅、去加重和预加重组合。Sink端测量眼图、误码率，告诉Source哪个组合最好。
这个过程，就像调校一台精密仪器。拧一下这个旋钮，看看效果，不行换一个。
4.6 实际调试中容易踩的坑
- 摆幅设得太大：信号过冲，Sink端钳位二极管导通，引入额外噪声
- 去加重视为万能：短链路本来信号就没问题，加了去加重反而把低频压太狠
- 共模电压没校准：用的AC耦合电容漏电，共模漂移，接收端锁不住
- 不看眼图只看参数：数字上所有值都合规，但眼图就是没张开。终究要以实测为准
4.7 一句话总结本章
eDP的电气特性说到底就是一句话：通过最优化的摆幅、均衡和共模设计，让信号在传输损耗下依然保持眼图张开。
你做设计时，只要记住：
- 摆幅不是越大越好
- 去加重不是越强越好
- 共模不是不管也行
三者配合着来，配合着链路训练去验证。拿示波器看看眼图，比你翻一百页spec都管用。