3. eDP 接口引脚定义：主链路、AUX 通道、HPD、电源、地线
拿到一块 eDP 面板的规格书，第一件事是什么？我个人的习惯是先看引脚定义表。
别急着看时序，先把每个 pin 是干什么的搞清楚，否则后面 Layout 或者飞线调试时很容一脚踩坑。
eDP 接口说白了就是一组高速差分线 + 一对辅助通道 + 一根热插拔检测线 + 供电和地。我们来逐个拆解。
3.1 主链路（Main Link）
主链路是真正的视频数据传输通道。它使用 AC 耦合的差分对，每一对叫做一个 Lane。标准 eDP 支持 1、2、4 Lane，实际产品里 2 Lane 和 4 Lane 最常用。
主链路引脚（以 4 Lane 为例）：
| 引脚名称 | 方向 | 功能 |
|---|---|---|
| ML_Lane0+ / ML_Lane0– | Source → Sink | 第 0 组差分对，传输数据或时钟 |
| ML_Lane1+ / ML_Lane1– | Source → Sink | 第 1 组差分对 |
| ML_Lane2+ / ML_Lane2– | Source → Sink | 第 2 组差分对 |
| ML_Lane3+ / ML_Lane3– | Source → Sink | 第 3 组差分对 |
你可能会问：这些差分对里有没有专门跑时钟的？
eDP 和传统 LVDS 不一样。eDP 把时钟嵌入了数据流（CDR，Clock Data Recovery），所以每个 Lane 都可以独立传数据。只有第一版 eDP 1.1 保留了单独的时钟 Lane，后面版本都去掉了。
我记得有一次调试一块 4K 面板，发现只接了 2 Lane，结果分辨率上不去。后来查规格书才知道面板要求 4 Lane 才能跑 4K@60Hz。所以选型时一定先确认面板需要几个 Lane。
3.2 AUX 通道
AUX 通道是一对半双工差分线（AUX+ / AUX–），用来做边带通信。做什么用？
- 读取面板的 EDID（扩展显示器识别数据）
- 协商链路配置（Lane 数量、速率、电压摆幅、预加重）
- 传输 DPCD（DisplayPort Configuration Data）状态
- 实现 DPMS 电源管理
AUX 的工作频率不高（1 Mbps 或更慢），但它仍然要求差分走线。我见过有人把 AUX+ 和 AUX– 当成普通 GPIO 来走，结果通信老出错。AUX 本质上是 Manchester 编码的曼彻斯特码，信号质量差直接影响链路训练。
AUX 通道还有一个重要特性：它是半双工的。同一时间只能一端发，另一端收。时序由 Source 控制，Sink 只有在被轮询时才能回应。
3.3 HPD（热插拔检测）
HPD 是 Sink 发给 Source 的一个 GPIO 信号，用来告诉 Source 面板是否已经连上并且准备好。
它的电气特性很简单：
- 未连接时：HPD 为低电平（0V）
- 连接并正常工作时：HPD 为高电平（3.3V）
- 面板发生故障或进入省电模式：HPD 会拉低
但别小看这根线。eDP 规范要求 HPD 在链接训练期间有严格的时序：
- 面板上电后，HPD 必须在 100ms 内拉高
- 拉高后保持至少 2ms 稳定，Source 才能开始 AUX 通信
- 如果 HPD 突然变低，Source 必须在 10ms 内停止主链路传输
有一次我在调试时遇到面板偶尔闪屏，用示波器抓 HPD 波形，发现面板在温度升高后 HPD 出现毛刺，低于 100ms 就掉电了。后来加了 RC 滤波（1kΩ + 10nF）才稳定住。
3.4 电源引脚
eDP 连接器上通常有多个电源引脚，电压等级不同：
| 电源名称 | 典型电压 | 用途 |
|---|---|---|
| VDD (或 VCC) | 3.3V | 面板逻辑电源（T-CON、时序控制器） |
| AVDD | 10V ~ 15V | 源极驱动模拟电源（液晶偏压） |
| VLED | 12V / 5V | 背光 LED 驱动电源（有些面板独立供电） |
注意，不是所有面板都把电源放在同一个连接器上。很多笔记本面板会单独用一个 FPC 排线接背光电源。我建议在系统设计时把面板逻辑电源和背光电源分开控制，这样可以在关闭背光时仍保持 AUX 通信，实现快速唤醒。
电压纹波要求：VDD 通常要求 ≤ 50mVpp，AVDD 要求更严 ≤ 30mVpp。你可以用 LDO 给 AVDD 单独供电，别从 DC-DC 直接拉。
3.5 地线引脚
地线（GND）看似简单，却是最容易出问题的地方。eDP 连接器上有多个 GND 引脚，目的是：
- 提供低阻抗的回流路径给高速信号
- 减少地弹效应
- 分离模拟地与数字地（某些面板会标注 AGND）
我特别想强调一点：所有 GND 引脚都必须接回主板的地平面，不要跳线走细线。有次一个客户为了省成本，只用了 2 根地线，结果主链路信号眼图烂得一塌糊涂，换上全引脚接地的排线后立刻正常。
3.6 整体引脚功能分类图
下面这张图把 eDP 接口的所有信号类别以及它们之间的关系串起来了：
3.7 标准 eDP 连接器引脚分配（30-pin 为例）
市面上最常见的 eDP 连接器是 30-pin 0.5mm 间距的，引脚定义大致如下（具体请以面板规格书为准）：
| Pin | 名称 | Pin | 名称 |
|---|---|---|---|
| 1 | GND | 2 | ML_Lane0+ |
| 3 | ML_Lane0– | 4 | GND |
| 5 | ML_Lane1+ | 6 | ML_Lane1– |
| 7 | GND | 8 | ML_Lane2+ |
| 9 | ML_Lane2– | 10 | GND |
| 11 | ML_Lane3+ | 12 | ML_Lane3– |
| 13 | GND | 14 | AUX+ |
| 15 | AUX– | 16 | GND |
| 17 | HPD | 18 | NC (空脚) |
| 19 | VDD (3.3V) | 20 | VDD (3.3V) |
| 21 | GND | 22 | GND |
| 23~30 | AVDD / VLED / 其他 |
注意很多面板会在 Pin 19 和 20 上提供两路 VDD，用于分摊电流。千万不要把这两路当成独立的，它们在面板内部通常是通的。
· 主链路差分对之间要留足够的间距，≥ 3倍线宽。
· AUX 和 HPD 可以放在连接器同一侧，但别和主链路差分对靠太近。
· 每个供电引脚附近都要有去耦电容，100nF + 10µF 是标配。
· 焊接排线时先接地，再接其他信号，防止静电损坏面板。
3.8 几种常见踩坑经验
- 地线不够：有一次我画了一块四层板，只用了一根地线走面板连接器，结果主链路在 5.4Gbps 下完全通不过。后来补了四根地线，眼图立刻变清晰。
- HPD 悬空：有客户直接把 HPD 脚不接，想着靠 AUX 轮询。结果连续训练失败。必须接，哪怕用个电阻上拉到 3.3V 也行。
- AUX 走线过长：AUX 虽然速率低，但过长走线（＞20cm）会导致信号衰减，引起 EDID 读取超时。建议控制在 15cm 以内。
嗯，这一章就讲这些。记住，eDP 接口的引脚定义是硬件设计的基础，每个脚都有它的脾气。把今天这张图记熟，后面讲到链路训练和 DC 平衡的时候会轻松很多。