3. 高速数字信号特性：上升时间、带宽、眼图
3.1 上升时间——信号质量的“门槛”
做 eDP 信号完整性这么多年，我第一个要聊的指标就是上升时间。你想想看，高速信号本质上就是一堆 0 和 1 在线上跑来跑去。可这条“路”不是理想的，寄生电容、电感、阻抗不连续……都会把信号的边沿磨圆。
上升时间，一般定义成信号从 10% 幅值爬到 90% 幅值需要的时间，记作 t_r。为什么它那么重要？因为上升时间直接决定了信号包含的最高频率分量。
我记得刚入行那会儿，有一次调试某款笔记本的 eDP 主链路，发现屏幕偶尔闪一下。用示波器一量，上升时间竟然接近 2ns，而设计目标要求 <1ns。结果查到底层走线绕了个大弯，寄生电容多了一倍。换上优化过的 PCB 后，上升时间降到 0.6ns，闪烁问题立刻消失。
核心观点：上升时间越短，信号的高频成分越丰富，越容易通过 PCB 传输线而不衰减。但上升时间也不是越快越好——过快的边沿会产生严重的反射和串扰。所以每个标准都给出了上升时间的推荐范围。
表 3‑1 列出了 eDP 各代典型的上升时间要求。这些数值是业界共识，实战中我会留 20%~30% 的裕量。
| eDP 版本 | 数据速率（Gbps） | 典型上升时间（ps） | 实测建议下限（ps） |
|---|---|---|---|
| eDP 1.4 | 5.4 | 180~250 | 150 |
| eDP 1.4a | 8.1 | 120~180 | 100 |
| eDP 1.5 | 10.8 | 90~135 | 75 |
| eDP 1.6 | 13.5 | 70~110 | 60 |
3.2 带宽——上升时间与频率的“兄弟关系”
上升时间和带宽之间有一个经典经验公式：
BW (GHz) ≈ 0.35 / t_r (ns)什么意思呢？一个上升时间 0.35ns 的信号，它的等效带宽大约是 1GHz。这个公式是信号完整性设计的根基，也是我评估通道带宽够不够的“第一笔账”。
在 eDP 链路里，收发器的驱动能力、PCB 走线的损耗、连接器的寄生都会压缩带宽。如果通道带宽不够，上升时间就会被拉长，眼图就会变差。我记得有一次，客户反馈 8.1Gbps 的 eDP 链路眼图裕量不足。我让他们先测上升时间，结果从驱动芯片出来的边沿只有 110ps，到了接收端竟变成了 190ps。一查发现中间有一段走线用了过细的线宽，高频损耗太大。后来把线宽从 4mil 改成 6mil，上升时间恢复到 140ps，眼图通过。
实战建议：在仿真阶段，我会用 0.35 / t_r 估算信号带宽，然后确保通道的 -3dB 带宽不低于这个值的 1.5 倍。例如 5.4Gbps 信号，上升时间 200ps，等效带宽 1.75GHz，通道带宽至少要达到 2.6GHz。
3.3 眼图——信号质量的全息“体检报告”
如果说上升时间和带宽是单项指标，那眼图就是综合性“体检报告”。示波器把成千上万个比特周期叠加在一起，就形成了眼图。眼图能告诉你：信号幅度够不够、抖动大不大、时序余量多不多。
3.3.1 眼图的关键参数
- 眼高（Eye Height）：接收端能区分 0 和 1 的电压余量。低于 200mV 就要小心了。
- 眼宽（Eye Width）：采样时刻的时序余量。用 UI（单位间隔）算，一般要求 >0.4 UI。
- 抖动（Jitter）：包括随机抖动（RJ）和确定性抖动（DJ）。总抖动（TJ）不能吃掉太多眼宽。
- 眼交叉比：差分信号正负边沿的交叠点，理想是 50%。
我习惯先看眼图“睁开”的程度——再漂亮的仿真波形，如果眼高<150mV，真打样出来大概率翻车。前阵子帮一个团队调试 13.5Gbps eDP 链路，眼图抖动很大。后来定位到是 PLL 锁相环的带宽调得太窄，导致低频抖动抑制不足。调整环路滤波器后，眼宽从 0.35 UI 提升到 0.52 UI。
3.3.2 眼图与上升时间、带宽的内在联系
这三者并非孤立。上升时间慢 → 等效带宽低 → 通道损耗使高频衰减 → 眼高降低、眼宽收缩。反过来，通道带宽足够 → 上升时间保持快 → 眼图大而明亮。
曾经有朋友问我：“我眼图看起来还行，但 BER（误码率）就是测不过，为什么？”
后来一查，是接收端内部均衡器的设置和实际通道的响应不匹配。眼图只是静态叠加，真正交互动态时，均衡收敛与否、时钟恢复的锁定范围都会影响最终误码率。所以眼图通过只是第一步，别拿它当最终结论。
3.4 知识结构总览
下面这张图把上升时间、带宽、眼图三者之间的关系串了起来。红色节点是核心指标，蓝色是影响因素，绿色是观察手段。你看一遍就能记住整个分析的逻辑链条。
3.5 实用清单：eDP 链路信号特性检查步骤
- 用 4 倍信号频率以上的示波器测量上升时间（至少采样率 40Gs/s）。
- 代入 0.35/t_r 估算等效带宽，再与通道 S21 -3dB 频点对比。
- 如果通道带宽不足，优先优化 PCB 走线：缩短走线、加宽线宽、减少过孔。
- 查看眼图：眼高 > 250mV（差分）、眼宽 > 0.45 UI、抖动 < 0.2 UI（峰值）。
- 如果眼图不达标，回头检查上升时间和通道损耗，而不是盲目调均衡。
这套流程我反复用了十几年，帮我省下了至少五次改版成本。拿到一块新板子，我先不急着跑复杂仿真，就这三项一测一算，心里基本就有数了。
注意：有些示波器的带宽不够，测出来的上升时间会被仪器本身“拉慢”。比如用 6GHz 带宽示波器测 13.5Gbps 信号，结果可能比真实值大 30%。所以一定用足够带宽的探头和示波器，否则数据不可信。
好了，这就是我对高速数字信号三个核心特性的理解。上升时间决定了带宽需求，带宽决定了通道设计，而眼图是最终的综合裁判。把它们的关系刻在脑子里，后面串扰抑制的分析才能站得住脚。