测试点选择的基本原则归纳总结
说白了，选测试点这事，不是拿个万用表随便戳个地方就完事的。我个人习惯把它当成一种设计决策来做。你想想看，一个AUX通道上的测试点选得不好，轻则测不准，重则直接把信号搞残废，板子回来查都查不到原因。
这一章，我就把我在实际项目里总结出来的几条核心原则，一条一条掰开来讲。说白了，这几条原则就是我自己的“避坑指南”。
原则一：可靠性优先，别给信号通路“埋雷”
第一条，也是我最看重的一条：加了测试点，不能破坏原有的信号质量。这一点在高速差分对上尤其敏感。
我在项目中遇到过好几次，研发同事觉得“就加一个焊盘嘛，能有多大影响”。结果呢？眼图闭合了，误码率上去了。为什么会这样？因为测试点本身就是一个阻抗不连续点，相当于在传输线上突然加了个“小鼓包”。
我建议，遵循以下几条铁律：
- 能不串就不串：优先选择在走线上“蹭”出一个焊盘，而不是把走线切断再串进去。对差分对，记得保持正负两端的对称。
- 焊盘要小：能用0201就别用0402，能用0603就别用0805。寄生电容越小越好。
- stub要短：从主干线上引出的那一小段线，能多短就多短。理想目标是小于信号上升沿对应物理长度的1/10。
核心观点：测试点的加入，不应改变AUX通道的特性阻抗，也不应引入明显的寄生效应。这是选择测试点前必须默念三遍的大前提。
原则二：噪声免疫，远离“脏”地方
AUX通道本身是一个低速管理通道，但它生长的环境可不干净。旁边可能有高速数据线在跑，可能有电源切换的噪声，甚至可能有来自背板或连接器的耦合干扰。
我记得有一次产线反馈，某个批次的主板AUX链路时而通时而不通。我过去一看，测试点打了个“擦边球”，就放在一个DC-DC电感的旁边。那个地方的磁场辐射，直接让AUX差分对上的共模噪声飙高了十几毫伏。
所以我总结了一条“三不靠近”原则：
- 不靠近大电流开关节点（电感、MOSFET漏极）。
- 不靠近高频时钟走线或高速差分对。
- 不靠近连接器的机械应力边缘。
一个实用的技巧：如果你拿不准，可以在PCB Layout阶段，把测试点周围的地铜箔扩大一圈。这相当于给测试点加了个“保护罩”，能有效抑制共模干扰。我经常这么干。
原则三：信号完整性，留出“眼图”余量
好的测试点，应该是“透明”的。你可以测到它，但它不应该影响你看到的信号本身。
在设计阶段，我会强制自己在原理图和Layout上做一次SI(信号完整性)审查。怎么审查？很简单，算一下或仿真一下：
- 测试点焊盘的寄生电容，会不会改变AUX信号的上升沿/下降沿？
- 测试点到接收端的残桩（stub），会不会在某个频率点上产生谐振？
- 差分对测试点，两边的焊盘是不是完全对称？
你想想看，如果因为一个测试点，导致眼图的余量从20%掉到了5%，那这个测试点就不能要，得换地方。
原则四：可测试性，别让测试治具“抓瞎”
选测试点不光是为了电路工作正常，还得让人家测试探针或测试夹能“舒服”地接上去。
我建议在布局早期，就把测试点的物理位置定下来，而不是等到Layout快结束了才去“见缝插针”。否则，你很可能把测试点放在一个焊盘密密麻麻或者元件堆叠如山的角落，探针根本插不进去。
这里有一个我在项目中反复用到的检查清单：
| 检查项 | 具体要求 | 备注 |
|---|---|---|
| 物理可达性 | 探针或夹子能垂直或小角度触及 | 不能被高大元件遮挡 |
| 间距要求 | 测试点之间、测试点与周边元件保持安全间距 | 防止测试时短路 |
| 标识清晰 | 丝印层标记“TP*”或“AUX_TP” | 方便产线识别 |
| 参考地就近 | 测试点附近应有一个可靠的地孔或地焊盘 | 用于探针参考地 |
特别提醒：对于差分对，正负极的测试点必须成对出现，且严格保持对称。我曾经见过一边焊盘大、一边焊盘小的设计，结果差分阻抗直接跑偏，眼图闭合。
原则五：冗余与备用策略
最后一条，是我个人习惯——永远给自己留一手。我会在PCB上设置额外的备用测试点。
比如，AUX链路的Source端放一组，Sink端放一组。如果中间经过了一个电平转换或信号中继，那个位置也放一组。这样，一旦某个测试点因为焊接问题、探针损坏或者机械干涉失效，你还有别的口子可以切入调试。
你可能会问，这样做会不会成本太高？其实多放一两个焊盘，增加的成本几乎可以忽略不计，但换来的却是调试和产线验证时的巨大灵活性。我在一个量产项目上，就是因为主板B面藏了一个备用测试点，才在产线探针损坏“罢工”时，快速定位了问题，保住了交期。
一句话总结：测试点选得好，调试时省一半力气。这几个原则，你可以在做任何一款VESA接口产品时，拿出来对照检查一下。我自己就有一个检查清单表格，照着跑一遍，基本不会踩坑。
下面这张图，把上面说的几条原则串在了一起，你可以把它当作一张决策路线图来用。