2. AUX通道物理层规范归纳总结
各位好，我们进入第2章。AUX通道，说白了就是DisplayPort主链路旁边那条“慢速小道”。别看它速率不高，只有1 Mbps或720 Mbps，但所有链路训练、EDID读取、MCCS控制都靠它。一旦这条小道出问题，画面再漂亮也出不来。我刚开始接触DP设计时，就曾因为AUX通道的直流耦合没处理好，导致整批样机都点不亮——说起来都是泪。
2.1 AUX通道的本质定义
AUX是辅助通道，用于源端（Source）和宿端（Sink）之间的双向通信。它本质上是一条差分信号线，采用曼彻斯特编码。你想想看，一个只跑1 Mbps（或720 Mbps）的差分对，却能承载整个链路的“握手”过程，重要性不言而喻。
核心要点：
- AUX 通道是双向半双工通信链路
- VESA 标准定义了两种速率模式：低速模式（1 Mbps）和快速模式（720 Mbps）
- 曼彻斯特编码，自带时钟恢复——说白了就是不用额外传时钟
2.2 差分信号与耦合方式
AUX使用差分信号，这大家都能理解，抗干扰嘛。关键在耦合方式上——VESA标准明确规定，AUX通道必须采用交流耦合（AC Coupling）。
为什么会这样？我早期参与的一个项目中，有位硬件同事坚持用直流耦合，理由是“阻抗匹配更好”。结果呢？链路训练阶段始终报错，搞得我们排查了三天。最后换成标准的交流耦合，问题立刻就解决了。
特别注意： 在AUX通道上，源端和宿端的共模电压可能不同。交流耦合电容（通常为100 nF ~ 220 nF）用于隔离直流通路，确保信号完整性。
| 耦合方式 | 优势 | 劣势 | VESA 推荐 |
|---|---|---|---|
| 交流耦合 | 隔离共模电压，兼容性好 | 需额外电容，低频特性略差 | 强制要求 |
| 直流耦合 | 设计简单，无电容 | 共模电压必须严格匹配 | 不推荐 |
2.3 信号电平与眼图要求
AUX通道的电压摆幅有明确要求。低速模式下，差分摆幅在0.5V到1.2V之间；快速模式则更严，约在0.5V到0.9V。这个范围我建议你在做测试点选择时默记于心。
另外，眼图质量是衡量AUX通道是否“及格”的关键指标。VESA标准规定：在测试点处，眼图的高度至少为200 mV，宽度至少为0.5 UI（单位间隔）。我个人习惯在做SI仿真时额外留出20%的裕量——实战中很有用。
我的一点经验： 在PCB布局时，AUX差分对要保持等长，误差控制在±5 mil以内。不要跟高速主链路走得太近，我见过因为间距小于5倍线宽导致串扰超标的情况，眼图直接闭合。
2.4 通道拓扑结构
一个完整的AUX通道拓扑包括以下部分：
- 源端TX： 输出驱动，接收端阻抗匹配
- 交流耦合电容： 通常放置在源端附近
- PCB走线： 特征阻抗100Ω（差分）
- 连接器： DP标准接口引脚（AUX_P/AUX_N）
- 电缆： 外部DP线缆（最长15米）
- 宿端RX： 输入接收，内部端接
下面这张图示展示了AUX通道的物理层完整拓扑——我自己画过不下十次类似的图，每次布线时都会参考。
2.5 阻抗与端接规则
VESA标准规定，AUX通道的差分阻抗为100Ω ± 15%。单端阻抗约为50Ω。在实际项目中，我建议把目标值卡在±10%以内——不是标准更严，是制造和温度变化会吃掉你的余量。
端接方面，源端和宿端都需要在内部完成。源端TX的差分输出阻抗应为100Ω；宿端RX的输入阻抗也为100Ω。外部不需要额外并联或串联电阻——这一点我吃过亏，早期以为“加个端接更稳定”，结果反而破坏了共模阻抗。
实用技巧： 在测试点处用TDR测量阻抗时，记得先校准。我习惯在测试点前方和后方各留一段直通校准线，这样能精准去掉夹具的影响。
2.6 AUX通道的测试点选择物理约束
基于以上物理层规范，我们可以总结出测试点选择时必须要遵守的几条物理约束：
- 位置约束： 测试点必须在交流耦合电容之后、宿端RX输入之前
- 阻抗约束： 测试点的引出会导致阻抗失配，必须保证引入的寄生电容不超过 2pF
- 信号完整性约束： 测试探头不能引入明显的反射（回波损耗 ≤ -15dB）
- 电气安全约束： 测试点不能改变共模电平，也不能形成直流路径
嗯，这几条其实是后面章节会详细展开的内容。我先列在这里，让你有个整体印象。AUX通道虽然标准不算复杂，但每个细节都踩过坑就明白了——我记得有一次测试点选在了AC耦合电容的源端一侧，结果示波器直接显示了错误的共模电压，让我耽误了整整两天去排查。
现在，你对AUX通道的物理层应该有个清晰的框架了。从差分信号、交流耦合，到眼图要求、拓扑结构，再到阻抗和端接——这些都是为后续的测试点选择打地基的。地基打不牢，后面再好的设计方案也是白搭。