3. AUX通道物理层特性与信号完整性归纳总结
AUX通道是DisplayPort链路训练的“神经末梢”，握手能不能成，物理层质量说了算。我见过不少团队，协议栈调了无数遍，结果问题出在板级走线太差——眼图全闭了，握手当然失败。这一章咱们把AUX通道的物理层参数、测量方法和常见陷阱梳理清楚。
3.1 核心参数：电压、速率与共模
AUX采用的是差分信号，说白了就是两根线（AUX_P和AUX_N）来传。标准速率是1 Mbps，但也有半速率模式。关键参数我列个表，你对照着看。
| 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|
| 差分输出电压摆幅 | 0.45 | 0.6 | 1.2 | Vpp |
| 共模电压 | 0.3 | 0.6 | 1.0 | V |
| 上升时间 (20%-80%) | 20 | 40 | 100 | ns |
| 数据速率 | 0.5 | 1.0 | 1.0 | Mbps |
| 差分阻抗 | 90 | 100 | 110 | Ω |
我的习惯：设计时把差分阻抗控制在100Ω ±5%。有一次遇到AUX握手间歇失效，示波器一测，差分阻抗跑到了85Ω，反射直接淹没了信号。改成100Ω误差3%的走线后，问题立马消失。
3.2 差分信号的眼图要求
AUX通道眼图合不合格，直接决定链路训练能不能正常过。我一般测三个指标：
- 眼高：至少200 mV（差分）。如果低于这个值，接收端可能误判0和1。
- 眼宽：不低于0.7 UI。想想看，1 Mbps一个UI是1 μs，眼宽得超过700 ns才行。
- 抖动：峰峰值抖动不要超过300 ns。特别是确定性抖动，往往和走线串扰有关。
为什么我在项目中吃过亏？有一次量产了1000片板，老化测试时5%的板子AUX握手失败。抓眼图发现眼高只有180 mV，抖动350 ns。一查，是电源层分割导致参考平面不连续，差分线跨了缝隙。改板后眼高回到260 mV，问题消失。
3.3 常见信号完整性问题与排查清单
核心思路：AUX频率低（1 Mbps），所以传输线效应不严重。但反射、共模噪声和串扰仍然会搞乱握手。按这个顺序排查：
- 检查差分阻抗——用TDR测，偏差超过±10%直接改走线。
- 检查端接——源端和接收端都有内部上拉/下拉电阻，但外部不要额外加，否则分压会拉低差分电压。
- 检查共模电压漂移——用差分探头测共模，正常应在0.3-1.0V。我遇到过一个案例，共模跑到1.5V，接收端内部ESD钳位二极管导通，信号直接畸变。
- 检查地回路——AUX信号和屏蔽地之间的回流路径要短。曾经有一款笔记本设计，AUX走线绕了整块PCB，结果地回路太大，共模噪声耦合进来，握手时序乱套。
- 检查邻近信号串扰——AUX不要和高速信号（如DP主链路、USB 3.0）长距离平行。我的经验是保持至少3倍线宽间距。
3.4 布局布线要点
说白了，AUX通道就两条线，但很多人栽在细节上。我总结了四条铁律：
- 差分对等长：长度差控制在5 mil以内。虽然速率低，但不等长会造成共模转换，干扰接收端。
- 参考层连续：AUX下面最好有完整地平面。如果不得不换层，记得在过孔旁边加地过孔。
- 远离噪声源：尤其是DC-DC电感和时钟走线。有一次我把AUX布在了电源电感旁边，结果电源纹波直接调制到信号上，眼图乱成一团。
- AC耦合电容位置：靠近连接器端，容值选100 nF。电容焊盘要切地，减少寄生电容导致的阻抗突变。
// 一个标准的AUX差分走线参数（以6层板为例）
层堆叠：TOP - GND - L3 - L4 - POWER - BOTTOM
走线层：TOP
线宽：5 mil
线距：8 mil (差分对内部)
间距到其他信号：15 mil
差分阻抗目标值：100Ω ±10%
参考层：GND (第二层)
过孔数：每个信号最多2个
3.5 信号完整性测试与验证
我推荐项目至少做三步验证：
- 直流测试：上电后用万用表测AUX_P与AUX_N之间的直流电阻，正常为开路（因为AC耦合电容隔直）。
- 时域反射（TDR）：看整条链路的阻抗分布。如果中间有凹陷或者凸起，那就是阻抗不连续点。
- 眼图测试：用差分探头在接收端测量。如果眼图不合格，用“二分法”排查：先断开负载测源端，如果源端正常，则问题出在传输链路。
警告：不要用单端探头测AUX！AUX是差分信号，单端探头看到的是共模+差模混合，波形完全看不准。必须用差分探头，或者用两根单端探头做数学减法。
3.6 知识结构图：AUX物理层信号完整性检查流程
我把上面说的梳理成一张流程图，方便你记。
小提示：上面这个流程我建议贴在实验台边。每次遇到AUX握手失败，按顺序走一遍，基本能找到根因。我个人的记录里，80%的问题出在前两步——要么阻抗不对，要么共模漂移。
3.7 归纳总结
AUX通道虽然只有1 Mbps，但信号完整性照样能让你头疼一整天。核心就三件事：阻抗匹配、共模稳定、眼图达标。你想想看，链路训练的第一步就是AUX握手，连这个都过不去，后面全是白搭。
我给大家的建议是：设计阶段把差分走线当宝贝供着，测试阶段用TDR和眼图说话，别靠猜。嗯，能做到这几点，AUX通道起码不会变成你的瓶颈。