📚 课程目录第4章微带线与带状线

微带线与带状线：不同传输线结构的串扰特性对比

做高速PCB到现在，我始终觉得传输线结构的选择是串扰控制的第一道分水岭。同样是两根平行走线，放在表层和夹在中间层，串扰表现能差出好几倍。这一节咱们就来掰扯掰扯，微带线和带状线在串扰上到底有什么区别。

先看结构，这俩的名字其实就暴露了本质。微带线只有一侧有参考平面，另一侧暴露在空气中（或阻焊层）。带状线则是被上下两个参考平面夹在中间，完全埋在介质里。

你看下面这个表格，对比就更清楚了。

我几年前做过一个SERDES板卡，为了省成本把差分对都放在表层。结果测试时发现相邻通道串扰比仿真大了6dB。后来查了很久，问题就出在微带线的电场有一部分穿到空气里，折射路径变复杂，耦合更难控制。

这里我想重点说一个概念，也是很多工程师容易忽略的——奇模和偶模的相速差异。你想想看，两根平行线同时走信号时，耦合可以分为奇模（信号相反）和偶模（信号相同）两种情况。

对于微带线，因为电场一部分在空气中、一部分在介质里，有效介电常数对奇模和偶模不一样。奇模的电场在空气和介质中的分布比例不同，导致两个模的传播速度有差异。这个速度差会直接产生远端串扰。

而带状线就好很多。上下都有参考平面，电场完全被介质包围，奇模和偶模的有效介电常数一样，相速也一致。这样一来，远端串扰几乎为零（理论上是这样，实际还会有一点，但非常小）。

一句话总结：微带线的远端串扰主要来自奇偶模相速差，带状线的远端串扰可忽略。

嗯，这里要注意，微带线的近端串扰也比带状线大一些，但远没有远端那么夸张。实际项目中，我通常更关心远端——因为近端串扰可以通过增加线间距改善，而远端串扰一旦被相速差异激发，很难用简单的布局调整消除。

为了让你更直观地看到差异，我用一组典型数据做个对比。假设线宽5mil，介质厚度（或层厚）都是4mil，线间距等于线宽。

注意啊，这组数据只是参考。实际串扰与线宽、介质厚度、线间距、频率都有关系，但趋势是固定的。我做了这么多项目，很少见到表层走线能把远端串扰压到-40dB以下的——除非间距拉到3倍线宽以上。

既然知道了特性差异，我们在设计时该怎么选？我的习惯是这样的：

避坑指南：我曾经在一个4层板项目中，为了省去内层走线，把整个DDR3的地址线全部布在表层微带线。结果板子回来后，信号完整性测试发现地址线间的串扰导致读写错误。后来不得不在下一版把地址线强行塞进内层，并增加了两个信号层才解决。从那以后，凡是跑100MHz以上的信号，我再也不在表层走长线了。

还有一个细节：微带线的线宽和介质厚度比值（w/h）会影响有效介电常数，进而影响相速差。如果你非要用微带线走高速，可以尝试把线宽做窄、介质层做薄，这样电场在空气中的比例相对减小，奇偶模相速差也会缩小。但注意阻抗要重新算。

带状线也有坑，就是需要保证上下介质厚度一致，否则奇偶模相速又会不一致。我遇到过供应商把层叠压偏了，导致内层走线两侧介质厚度差15%，结果远端串扰翻倍。所以工艺公差也是要提前考虑的。

说了这么多，其实核心就一句话：

高速信号 → 带状线；低速或非关键信号 → 微带线。 不要为了省一层板而牺牲信号质量，后期改版的时间和成本远远高于多投两层板。

如果你现在正对着一个6层或8层板做布局，建议把最敏感的信号都放在内层，并用相邻参考平面把上下包好。表层尽量只放低速控制信号或供电。这是我做了十几年PCB设计最实用的经验，没有之一。