第2章 串扰物理机理：容性耦合与感性耦合的数学模型及等效电路
串扰这玩意儿，说白了就是一根线在走信号，旁边那根线不乐意了，跟着乱跳。为什么？因为线之间存在着看不见的寄生电容和寄生电感。我刚开始做高频板的时候，总觉得只要线不挨着就没事，结果有一次8层板回来眼图直接糊了……嗯，从那以后我就老老实实把耦合机理搞透了。
今天咱们就把容性耦合和感性耦合这两兄弟的数学模型掰开看。你想想看，一根微带线，上面有电压变化会产生电场，电流变化会产生磁场，旁边的线正好就在这个电场和磁场里躺着，自然要被“带节奏”。这就是串扰的物理来源。
2.1 容性耦合——电场“偷渡”
先看容性耦合。两条相邻走线之间，由于存在分布电容（通常叫互容 Cm），攻击线的电压变化会通过这个电容向受害线注入电流。数学上很容易理解：
I_c = C_m · dV_a/dt受害线上被注入的电流会产生一个电压扰动。如果受害线两端的端接阻抗是 这里近端和远端扰动方向相同（都是正脉冲或负脉冲），幅度取决于端接阻抗和信号边沿斜率。我个人习惯在SI仿真时先扫一下边沿时间，因为边沿越快，容性串扰越严重。 小提示：我曾经在DDR3的设计中，因为两条数据线间距只有2W，结果容性串扰导致读时序违规。后来在2.5V的SSTL接口里，把间距拉到3W，眼高马上就起来了。记住：间距就是遏制容性耦合的第一道防线。 再来看感性耦合。攻击线上电流变化产生变化的磁场，这个磁场会在受害线上感应出一个电压，大小与互感和电流变化率有关： 需要注意，这里感应出来的电压与电流变化方向相反（愣次定律）。在微带线中，磁力线一部分穿过空气，所以感性耦合通常没有容性耦合那么强，但一旦走线底层没有完整的参考平面，或者回流路径被迫绕圈，感应电压会大得吓人。 感性串扰有一个很重要的特性：近端和远端串扰方向相反。近端感应的电压方向与攻击线电流变化方向相同（产生一个同向脉冲），而远端感应的电压方向相反。这一点在仿真和测试中经常用来区分两种耦合的贡献程度。 注意：在微带线中，容性耦合和感性耦合同时存在。近端串扰中两者叠加（同向），远端串扰中两者相消（异向）。这就是为什么远端串扰经常比近端小很多，甚至在某些频率下接近于零（远端串扰消除现象）。 如果你在实测中远端串扰比近端还大，大概率是回流参考平面不连续，或者层叠结构不合理。我遇到过一次这种案例，最后发现是用了两层PV分割，折腾了两周。 为了在仿真中精确分析串扰，我们通常用一个对称的五边形等效电路来描述一对耦合传输线。这五个元件分别是： 等效电路可以画成两个传输线中间用受控源（电流源表示容性耦合，电压源表示感性耦合）连接。具体在SPICE里用耦合变压器模型（K耦合）和线间电容对来建模。我在SIwave和ADS中会直接导出的S参数模型，然后反算出这些耦合参数。 核心结论：串扰的总量 = 容性耦合贡献 + 感性耦合贡献。近端串扰系数 从上式可以看出来，远端串扰的关键是容性耦合和感性耦合的平衡。如果能让 Cm/C11 = Lm/L11，远端串扰就为零。这就是我们常说的“远端串扰消除”设计。一般通过控制层叠参数（介电常数、厚度）和走线间距来实现。 说白了，在设计阶段你要对这两种情况心里有数。我通常的做法是：先跑一个快速仿真（3D场求解器不用开，就用2D算RLGC），看Cm和Lm的比例，如果Cm/C11 > 0.05或者Lm/L11 > 0.1，就得修改线间距或者层叠了。 避坑指南：我曾经在一个6层板的项目中，受限于尺寸，把时钟线和数据线在2W间距下平行走了40mm。仿真结果显示远端串扰达到-25dB，超出-30dB的要求。最后我用了一条地线隔离把两条线分开，并且在地线上每5mm加一个地过孔，远端串扰降到了-38dB。记住：隔离地线一定要打满过孔，不然高频时变成悬浮地，反而增加耦合。 在仿真工具里我们一般不需要手算耦合系数，但理解其来源有助于定位问题。我常用的方法是：在Ansys Q3D或Cadence Clarity中提取RLGC矩阵，然后看归一化的耦合系数指标： 一般来说，KC和KL如果都小于0.01，串扰基本可以忽略。如果有一个大于0.02，就需要关注了。我个人的经验阈值是：对于普通数字信号，KC + KL < 0.03 可以接受；对于高频时钟或DDR，最好控制在 < 0.01。 不要忘了参考层的影响：同样的间距和线宽，微带线的耦合系数比带状线大得多（约2~3倍）。因为微带线的电场和磁场部分暴露在空气中，耦合更轻松。所以对串扰敏感的信号，我一般优先走内层带状线。有一次在背板设计中，10Gbps的信号我被迫走了表层的微带线，最后不得不把间距拉到5W才满足要求。 好了，这一章其实就讲了两件事：串扰是由于互容和互感引起的，它们分别用电流源和电压源建模。在近端，它们方向相同一起捣乱；在远端，它们方向相反互相中和。理解了这个机理，你就能知道为什么间距、边沿速率、参考层完整性是抑制串扰的三个核心杠杆。 一个小练习：下次遇到串扰超标时，先问自己：是近端还是远端？如果是远端，看看是不是容性比感性大很多（说明间距不够，或者参考层不连续导致回流电感增大）。如果是近端，那就先查端接阻抗是否匹配。做完这个诊断，你可能连仿真都不需要拉，直接看设计规则就能猜出问题在哪。Zn和Zf
V_near ≈ C_m · Z_n · dV_a/dt
V_far ≈ C_m · Z_f · dV_a/dt
参数 对容性串扰的影响 调理方向 互容Cm 正比 加大间距、减小平行长度 信号边沿dV/dt 正比 控制信号速率（非必要不要用最快档） 端接阻抗Z 正比 降低阻抗（但要注意匹配） 介质高度 微带线中Cm随H增大减小 保证参考层完整 2.2 感性耦合——磁场“扣帽子”
V_L = - L_m · dI_a/dt2.3 等效电路模型——一个无源五边形网络
L11、L22C11、C22CmLmKb ≈ (Cm/C11 + Lm/L11) / 4，远端串扰系数 Kf ≈ (Cm/C11 - Lm/L11) · (l / 2tr)。其中 l 是耦合长度，tr 是上升时间。2.4 两种耦合的差异对比
比较项 容性耦合 感性耦合 产生原因 电场变化（dV/dt） 磁场变化（dI/dt） 成对元件 互容 Cm 互感 Lm 近端串扰方向 与攻击信号同向 与攻击信号同向 远端串扰方向 与攻击信号同向 与攻击信号反向 端接影响 与端接阻抗成正比 与端接阻抗成反比（通过电流影响） 主要抑制手段 加间距、加屏蔽线 减少回路面积、加参考层 2.5 实际设计中的耦合系数提取