1. 阻抗控制基础：什么是特性阻抗？为什么需要控制阻抗？
做高速PCB设计，你早晚会遇到一个绕不开的概念——特性阻抗。
我第一次接触这个词，是刚入行时调试一块DDR2的板子。信号眼图怎么也张不开，示波器上的波形像是被踩了一脚。师父过来看了眼说：“阻抗没控好。”然后他拿起计算器在那算线宽线距。说实话，我当时完全没懂阻抗跟走线形态有什么关系。今天就从这个最基础的问题讲起。
1.1 什么是特性阻抗？
特性阻抗，英文是Characteristic Impedance, 缩写Z₀. 它是传输线的一个固有属性。
说白了，就是信号在传输线上传播时，同一时刻的电压与电流的比值。单位是欧姆（Ω）。
为什么会存在这么一个参数？
你想想看，高频信号在PCB走线上传播时，走线本身和参考平面之间会形成分布电感和分布电容。这些分布参数共同决定了信号沿线的电压-电流关系。这个关系，就是特性阻抗。
特性阻抗的经典简化公式：
Z₀ = √(L/C)其中：
- L — 单位长度的分布电感（H/m）
- C — 单位长度的分布电容（F/m）
从这个公式可以看出来，控制特性阻抗，本质上就是在控制走线的电感和电容。
1.2 传输线的结构
在PCB上，最常见的传输线结构有两种：微带线和带状线。
| 传输线类型 | 结构特点 | 应用场景 |
|---|---|---|
| 微带线 | 走线在外层，下方是参考平面，上方是空气/阻焊 | 顶层/底层走线，DDR、SerDes等 |
| 带状线 | 走线在内层，上下都有参考平面 | 内层走线，需要更高隔离度的信号 |
我个人的经验是，微带线更容易控制，但容易受外界干扰；带状线抗干扰好，但走线宽度往往更小，对制造工艺要求更高。
关于这两种结构的阻抗近似公式，我给出一个常用的经验式：
微带线阻抗近似计算
Z₀ ≈ 87 / √(εr + 1.41) × ln(5.98h / (0.8w + t))其中：
- εr — 介质介电常数
- h — 介质厚度
- w — 走线宽度
- t — 铜箔厚度
带状线阻抗近似计算
Z₀ ≈ 60 / √(εr) × ln(4h / (0.67πw + 0.8t))两个公式一对比就能发现：微带线对介质厚度更敏感，带状线对线宽更敏感。这个差异在实际布局布线时一定要注意。
1.3 为什么需要控制阻抗？
好，现在回答第二个问题：为什么要费那么大力气控制阻抗？
因为信号完整性。
信号在传输线上传播时，如果遇到阻抗突变，就会发生反射。就像水波碰到障碍物会反弹一样。
Γ = (Z_load - Z₀) / (Z_load + Z₀)
当 Z_load ≠ Z₀ 时，Γ ≠ 0，反射发生。
反射会产生什么后果？简单说三点：
- 信号振铃（Ringing） — 反射叠加到原信号上，波形上下抖动，严重时造成误触发。
- 过冲/下冲（Overshoot/Undershoot） — 电压瞬间超过或低于预期，可能损坏IO口。
- 时序紊乱 — 反射导致信号到达接收端的时间偏移，影响建立时间和保持时间。
我在项目中遇到过最典型的例子，是一块USB 3.0的板子。原型测试时眼图塌了一半，怎么调驱动能力都没用。后来用TDR（时域反射计）一测，发现差分对的阻抗只有82Ω，而标准要求是90Ω。差了不到10%，但眼图就是不合格。最后我们调整了走线宽度，把阻抗拉回88Ω，问题才解决。
除了反射，阻抗不连续还会带来另一个问题：信号衰减。
信号在传输线上走，能量会逐渐损失。这部分损失来自：
- 导体损耗 — 铜箔的集肤效应
- 介质损耗 — 介电材料的极化损耗
- 辐射损耗 — 能量以电磁波形式散失
阻抗控制得越好，信号路径约接近理想传输线，损耗就越可控。反过来，如果阻抗不匹配，额外的反射损耗会让本就不多的信号质量雪上加霜。
1.4 本章核心逻辑图
下面的SVG图展示了特性阻抗、信号反射、信号完整性三者之间的关系。你可以把它当作本章的知识地图。
1.5 关键总结
- 特性阻抗是传输线的固有属性，由走线物理结构和介质参数共同决定。
- 控制阻抗的本质是控制分布电感和分布电容。
- 阻抗不匹配会导致信号反射，进而引发振铃、过冲、时序错误等问题。
- 微带线和带状线的控制要点不同，选型时要权衡工艺能力和信号质量。
- 算完理论公式后，一定要用场求解器复核，特别是高频或低损耗材料场景。
嗯，以上就是阻抗控制的基础。这个概念看似简单，但贯穿整个高速数字设计。弄懂了它，后面讲走线宽度、间距、叠层结构，你就知道它们为什么能影响Z₀，以及如何提前规避风险了。