第2章 信号完整性与信道特性:频率相关损耗、串扰、反射与ISI
做高速串行链路这么多年,我最大的体会就是:信道是残酷的。你设计时觉得完美的眼图,到了实际PCB上可能就是一坨浆糊。这章咱们就来解剖信道——那些损耗、串扰、反射和ISI究竟是怎么摧毁信号的。
2.1 频率相关损耗:高频为什么跑不远
先提个问题:为什么10Gbps的PRBS信号,走过30cm背板后,眼图几乎闭合?因为信道本质上是个低通滤波器。频率越高,损耗越大。
损耗主要来自两方面:
- 导体损耗(趋肤效应):电流只会趴在导体表面,频率越高,穿透深度越浅,有效截面积越小,电阻变大。
- 介质损耗(介电损耗):PCB板材里的极性分子在高频下反复极化,消耗能量。
我习惯用一个简单的公式记住总损耗趋势:
α_total = α_skin + α_dielectric
≈ k1·√f + k2·f
注意那个√f和f——频率越高,介质损耗会反超成为大头。所以你选板材时,别只看Dk,更要看Df(损耗因子)。我有一次贪便宜选了普通FR4做10G链路,结果30cm走线损耗超过15dB,CTLE开到最大也救不回来。后来老老实实换了M6N。
2.2 串扰:邻居传来的“幽灵信号”
串扰说白了就是不想娶的第四句。一条线上跑信号,会通过电磁场耦合到旁边的线。
串扰分两种:
- 远端串扰(FEXT):受害线的终端看到的是攻击线前进方向上的干扰。
- 近端串扰(NEXT):攻击线反射回来的能量串到受害线驱动端。
你想想看,高速差分对之间,哪怕间距只差0.1mm,串扰可能差3dB。我的一个原则是:3W原则——线间距至少3倍线宽。但这不是万能的,还要看叠层、参考平面是否完整。
2.3 反射:阻抗不匹配就是“回音壁”
反射,嗯,这是最常被忽视但杀伤力极大的问题。信号走到阻抗不连续点,会像撞墙一样弹回来。
反射系数公式:
Γ = (Z_load - Z0) / (Z_load + Z0)
当匹配良好(Z_load = Z0),Γ = 0;开路时Γ = 1,短路时Γ = -1。实际上你遇到的都是些中间情况——过孔、连接器、分支线、焊盘残桩。
我记得有一次做25G链路,眼图底部总有一个“鬼影”抖动。TDR一看,发现连接器焊盘有残留的过孔stub,导致一个约80ps的反射脉冲。最后把stub背钻掉,问题瞬间解决。
2.4 ISI(码间干扰):符号之间的“幽灵记忆”
ISI是最烦人的东西。信道有记忆,前一个比特的拖尾会叠加到后一个比特上。你可以想象成你在山谷里喊话,回声总是慢一拍。
为什么会产生ISI?主要是带宽不足与群延时失真。当信道带宽低于信号速率,脉冲会被展宽,边界变得模糊。再加上不同频率的传输速度不一样(色散),导致比特间相互污染。
眼图里的“眼高”和“眼宽”其实就是ISI的直观度量。眼高降低说明幅度被压缩,眼宽收窄说明定时抖动变大。
我建议用浴盆曲线来量化ISI:在固定误码率(比如1e-12)下,眼宽能撑多少UI。如果闭合窗口少于0.3UI,那CTLE和DFE都很难拉回来。
2.5 四大效应之间的关系
你看,这四个问题不是孤立的。高频损耗会让信号边沿变缓,边沿变缓又加剧ISI;反射会产生振铃,振铃耦合到相邻线就成了串扰;串扰本身也会带来额外的ISI。所以判断问题时,要有系统思维。
下面这张图概括了它们的相互作用:
2.6 实测视角:用S参数读懂信道
咱们做工程不能只靠理论,拿网分测一组S参数,信道什么德行就一清二楚了。
| S参数 | 物理含义 | 怎么看 |
|---|---|---|
| S21(插入损耗) | 信号从端口1传到端口2的衰减 | 低频平坦,高频滚降;滚降越快,高频损耗越大 |
| S11(回波损耗) | 端口1的反射大小 | 低频段应低于-15dB;若有个别尖峰,说明有严重阻抗失配 |
| S12 / S21(远端串扰) | 一条线串到另一条线的干扰 | 高频段很容易蹿到-20dB以上,这时就要警惕 |
我个人习惯拿到S参数后,先看S21的奈奎斯特频率点(一半符号率)的损耗值。比如28Gbps,奈奎斯特就是14GHz。如果14GHz处损耗超过20dB,那你后端的CTLE+DFE必需要很强才行。
2.7 把理论落地:链路预算中的“损耗分配”
最后我把这四大效应浓缩到链路预算里。你会看到每个环节都要预留损耗余量:
- PCB走线损耗:按板材厂家给出的单位长度dB/inch @频率折算。比如M6N约0.25dB/inch @14GHz。
- 过孔与连接器损耗:每个过孔约0.3-0.5dB(高频时),连接器约1-2dB。我见过有人只算了走线,忘了算两个连接器和四个过孔,链路预算直接少算3dB。
- 反射导致的冗余损耗:一般预留0.5-1dB。如果阻抗控制差,可能要到2dB。
- 串扰导致的眼图闭合:把远端串扰的S12幅度换算成等效噪声,按总噪声裕度分配。我通常留0.5dB。
- ISI余量:可以通过仿真看浴盆曲线,若闭合窗口小于0.35UI,就得算进额外预算。
你想想看,所有这些加在一起,往往比你最初估计的要多出5-8dB。所以不要迷信仿真报告的“理想结果”,我会额外加3dB的工程余量,否则上量就是噩梦。
好了,信道特性说到这儿。理解了这四大效应,你才能明白为什么CTLE需要加高频增益,为什么DFE要抽头来消除后标。下一块板子再调试眼图时,你至少知道该怀疑谁了。