3. 插损预算方法：链路预算的构成、典型预算流程归纳总结
3.1 链路预算的重要性
链路预算，说白了就是算一笔账。从发射端到接收端，信号一路走过来，能量不断被消耗，你得确保到了接收端，信号还能被正确识别。
我记得刚做高速设计那会儿，有个项目输出眼图挺漂亮，结果联试时死活不通。后来一查，是PCB走线多了两寸，插损超了预算。从那以后，我每次做项目第一件事就是拉链路预算表。
为什么会这样？因为高速信号对损耗特别敏感。10Gbps以上的信号，每多1dB损耗，眼图高度就可能掉一截。你想想看，如果预算不做扎实，流片回来再改，代价就大了。
关键认知：链路预算不是在算"有没有信号"，而是在算"信号够不够好"。眼图测试是验证预算是否准确的最直接手段。
3.2 链路预算的四大构成
一个完整的链路预算，通常包含四个模块。
发射端贡献
TX输出摆幅是源头。典型值在600~1000mV之间。预加重可以提升高频分量，但它会消耗直流幅度，你得权衡。
通道损耗
这是大头，也是插损预算的核心。包含几个子项：
- PCB走线损耗：介质损耗 + 导体损耗。材料决定下限。
- 过孔损耗：阻抗不连续带来的反射和辐射。
- 连接器损耗：回损和插损都要算。
- 线缆/背板损耗：频率越高，衰减越狠。
插损不是常数，它是频率的函数。5GHz时0.8dB/inch的材料，到了10GHz可能变成1.6dB/inch。所以做预算时，一定要在正确的频率点上取值。
我在项目中遇到过最典型的案例：某25Gbps项目，把板材从FR4换成Megtron 6，插损直接降了4dB。材料选择太关键了。
不同材料的插损对比如下：
| 材料 | DK | DF | 插损(dB/inch) @5GHz |
|---|---|---|---|
| FR4 | 4.2 | 0.020 | ~0.8 |
| Megtron 6 | 3.6 | 0.008 | ~0.4 |
| Rogers 4350B | 3.48 | 0.0037 | ~0.25 |
接收端能力
RX灵敏度取决于芯片的EQ能力。CTLE和DFE能补偿一部分损耗，但补偿有限。你得看芯片手册，别高估。
裕量
最后一定要留裕量。我习惯至少留1dB，关键项目留2dB以上。为什么？温度变化、工艺偏差、老化，这些都会吃掉你的预算。