2. 插损概念
好，咱们今天聊聊插损。说白了，就是信号从A点走到B点，一路上“丢”了多少能量。你想想看，信号在传输线里跑，就像水流在管道里流，管道壁不可能是光滑的，总会有点阻力、有点损耗。这个损耗，就是我们说的插损。
我记得有一次做项目，连接器接触不良，眼图直接闭了。查了半天，发现就是0.5dB的插损没算进去。额，这数字看着小，但在高速链路上，就是致命伤。
2.1 什么是插损？
插损的全称是“插入损耗”（Insertion Loss）。它衡量的是，一个器件或一段链路，对信号的衰减程度。
举个例子。发射端输出1V的信号，经过一段PCB走线和两个连接器后，到了接收端只剩0.8V。那这0.2V就是插损。它算的是功率的比值，不是电压的比值。这点要注意。
核心定义：
- 插损 = 10 × log₁₀(P_in / P_out)，单位是dB。
- P_in是输入功率，P_out是输出功率。
- 插损永远是正数。比如-3dB？不对。严格说插损是正值，-3dB那叫增益。
2.2 dB单位，你搞懂了吗？
dB这个单位，很多人用，但容易混淆。我个人习惯这么理解：dB是一个相对单位，它表示的是“比值”。
功率差3dB，对应的是功率翻倍或减半。功率差10dB，对应的是10倍关系。
打个比方。信号从-5dBm衰减到-8dBm，下降了3dB。3dB的衰减，意味着功率只剩原来的一半。是不是很简单？
我把常用的dB值与功率比例列出来，方便你查。
| dB值 | 功率比（P_out/P_in） | 电压比（V_out/V_in） |
|---|---|---|
| 0 dB | 1.0 | 1.0 |
| -1 dB | 0.79 | 0.89 |
| -3 dB | 0.50 | 0.71 |
| -6 dB | 0.25 | 0.50 |
| -10 dB | 0.10 | 0.32 |
| -20 dB | 0.01 | 0.10 |
小提示：
实际项目中，插损通常以“每单位长度”或“单只连接器”给出。比如某款同轴电缆，标称插损是0.2dB/m（@10GHz）。那你用1米，就是0.2dB；用5米，就是1dB。估算链路总插损时，把它们全部加起来就行。这也就是插损预算的基础。
为什么用dB？因为dB可以相加。你把每段的损耗加起来，就是总损耗。如果都用线性功率比，你就要做乘法。你想想看，加法比乘法简单多少？这就是工程思维的体现。
2.3 插损是怎么产生的？
我总结了一下，插损主要来自三大源头。
第一，导体损耗。 信号在高频下，电流会集中在导体表面，这叫“趋肤效应”。有效导通面积变小，电阻变大，损耗自然增加。我记得有一次，为了降低高频损耗，我把PCB走线从普通铜箔换成了更厚的铜箔，效果很明显。嗯，这是材料选择的学问。
第二，介质损耗。 信号在介质中传输，介质不是完美的绝缘体。电场会让介质分子反复极化，这个过程会消耗能量。不同材料的损耗因子（DF值）差异很大。FR4的DF在0.02左右，而Rogers这种高频板材，DF能做到0.001。代价就是价格贵几倍。你品，你细品。
第三，辐射损耗与结构不连续。 走线拐弯处、过孔、连接器焊盘，这些地方阻抗会突变，产生反射和辐射。反射回来的能量，接收端自然收不到，等于损耗掉了。所以我常说，高速设计里，每一个拐角、每一个过孔，都是潜在的损耗点。
避坑指南：
我曾经踩过一个坑。项目到了后期，眼图测试不合格。排查了半天，发现是一个连接器的焊盘尺寸设计偏大，导致阻抗不匹配。回损很大，间接贡献了额外的插损。这个案例告诉我：插损不光是“线”的问题，接插件和焊盘的细节，同样重要。
2.4 插损对信号质量的影响
插损大了，对信号有什么后果？我总结成三个字：幅小、沿缓、眼闭。
- 幅小：信号幅度降低。接收端判别逻辑电平的裕量变小，容易被噪声淹没。
- 沿缓：高频分量衰减比低频多，上升沿、下降沿会变缓。码间干扰就来了。
- 眼闭：眼图的“眼睛”会变小、变模糊。眼高降低，眼宽变窄。严重时跟本睁不开。
你想想看，一个原本2Vpp的信号，经过5dB的插损，变成了1.12Vpp。接收端如果阈值是500mV，那裕量只剩120mV。干扰稍微大一点，信号就判错了。
因此，在高速链路设计中，插损预算是一项必须做的前期工作。你不能等到板子都做出来了，再去测眼图。那时返工成本太大了。
小结：
插损不是玄学，是物理。它是导体、介质、结构三者共同作用的结果。单位dB，可以相加。对信号的影响，最终会呈现在眼图上。理解了这些，你再看后面的章节，就会觉得顺理成章。