第4章：调制频率对抖动的影响——低频与高频的博弈

上一章我们聊了调制幅度，这次轮到调制频率了。

说实话，在SSC的各个参数里，调制频率是最容易被低估的一个。我刚接触SSC时，觉得这东西只要设个几十千赫兹就行，管它高还是低呢。后来在量产一款高速SerDes芯片时，就因为这个参数没选对，差点导致项目延期...

嗯，这个故事后面再讲。先来看看调制频率到底是怎么影响抖动的。

4.1 调制频率决定了什么？

调制频率，简单说就是时钟频率上下摆动的速度。

比如你的中心频率是100MHz，调制深度是5000ppm。如果调制频率是30kHz，那意味着时钟每秒钟会从100MHz往上摆动再往下摆动30000次。

你想想看，这个摆动速度会直接影响什么？

• 扩频周期：调制频率越低，一个完整的扩频周期就越长
• 抖动频谱的分布：调制频率决定了抖动能量在频域上的"落脚点"
• 接收端的跟踪能力：PLL能不能跟上这个摆动，就看调制频率了

我个人习惯把调制频率看作SSC的"呼吸节奏"。节奏太慢，系统会觉得喘不过气；节奏太快，系统又可能跟不上。这里面有个微妙的平衡点。

4.2 调制频率与抖动频谱的关系

咱们得先搞清楚一个核心问题：高频抖动和低频抖动，对系统的影响有什么本质区别？

说白了，区别在于系统能不能"消化"它们。

频率区域	典型调制频率范围	抖动主要影响	系统响应
低频区	＜30kHz	长期漂移，低频噪声	PLL容易跟踪，但低频噪声难滤除
中频区	30〜60kHz	周期抖动，数据相关抖动	PLL部分跟踪，抖动抑制适中
高频区	＞60kHz	随机抖动，高频噪声	PLL跟踪困难，剩余抖动增大

我来解释一下这张表。

当调制频率很低时，比如10kHz以下，扩频周期就会很长。我见过有人用8kHz的调制频率，结果怎么样？一个扩频周期长达125微秒，在这段时间里，系统时钟长期处于频率偏移的状态。对于某些需要快速锁定的应用，这就很头疼了。

反过来，调制频率太高也不行。超过100kHz之后，PLL很难跟上这个变化速度，结果就是扩频效果大打折扣。我在项目中测过一组对比数据，当调制频率从30kHz提升到120kHz时，EMI衰减效果直接下降了3dB。

为什么会这样？

因为PLL本身就是一个低通滤波器。太快的频率摆动，到PLL那里就被"过滤"掉了，等于没做扩频。

4.3 低频调制的陷阱

咱们先看低频调制的情况。

低频调制的一个典型问题是：抖动频谱会集中在低频区域。

我记得有一次项目调试，发现串行链路的误码率总是间歇性升高。抓了半天定位不到原因，后来测了时钟的相位噪声，才发现问题出在低频区域。

原来，我们的SSC调制频率只有15kHz。这个频率正好落在了时钟恢复PLL的跟踪带宽内。结果是：时钟恢复电路一直跟着SSC的调制在跑。

这下好了，本来SSC是用来减少EMI的，结果它的调制频率反而变成了抖动源。

• 低频调制会增加数据相关抖动：因为调制周期长，对某些数据模式会产生"调制-数据"的耦合效应
• 对低频数据业务影响更大：如果你传输的是连续的低频码型，刚好和调制频率同频，那抖动会被放大
• 接收端可能产生低频串扰：一个板子上多个SSC时钟如果都用相近的低频调制，可能会互相调制

我以前踩过一个坑，就是没注意多个时钟源之间的调制频率关系。两块板子分别用了12kHz和15kHz的调制，结果它们的差频3kHz正好落在了音频范围内，导致音频电路里出现了明显的噪声。嗯，从那以后我就养成了一个习惯：所有SSC时钟的调制频率要尽量错开，或者直接统一。

4.4 高频调制的利与弊

高频调制的情况正好相反。

调制频率高了，抖动频谱就会往高频方向移动。这对系统来说通常是有利的，因为高频抖动比较容易通过PLL或去耦合电容滤除。

我自己的经验是：在大多数系统中，30kHz到60kHz是一个比较安全的选择。特别是对于PCIe、SATA这些标准接口，它们的规范里也推荐了这个范围。

但高频调制也不是没有代价的。

1. PLL跟踪误差增加：调制频率越高，PLL能"跟住"的部分就越少，剩余抖动会变大
2. 扩频周期变短：EMI衰减效果会略有下降，因为频率变化太快，频谱展宽不够充分
3. 高速路径上容易产生额外的时钟歪斜：如果时钟分发路径有延迟，高频调制可能造成各分支时钟的相位不一致

注意：高频调制对高频数据业务的影响反而更小。因为数据速率很高时，一次SSC调制周期内会发生多次数据跳变，抖动被平均化了。

4.5 如何权衡？

前面说了这么多，到底该选低频还是高频？

我个人觉得，这取决于你的系统对什么指标更敏感。

• 如果对EMI要求极高：调制频率可以偏低，但要做好低频抖动的处理
• 如果对总体抖动预算很紧张：调制频率偏右更好，牺牲一点EMI性能来换抖动裕量
• 如果是标准接口：直接按规范来，别自己发挥

分享一个我实际用过的配置：在某个28Gbps的串行链路项目中，我们最终选了42kHz的调制频率。这个值不算常见，但经过实测，它在EMI衰减（-5.2dB）和总抖动（10ps以内）之间取得了最佳的平衡点。

你看，方案是调出来的，不是算出来的。

4.6 知识结构总览

为了让你更直观地理解本章的知识体系，我画了一张图。

这张图把低频和高频调制的特点总结得很清楚了。你可以看到，两种选择各有千秋，没有的好与坏。

最后送大家一句话：调制频率的选择，本质上是在EMI衰减和抖动性能之间做取舍。没有标准答案，只有适合你系统的答案。