3. SSC调制参数总览:调制频率、调制深度、调制波形、调制方向

好,咱们这一章聊聊SSC调制的几个核心参数。

做SSC这行这么多年,我经常被问到:“到底怎么调参数才能让抖动最小?”

说实话,没有万能公式。但你要是搞不懂这几个参数的内在关系,那就只能靠瞎试了。

这章,我把它们掰开了讲清楚。

3.1 调制频率:快与慢的博弈

调制频率,说白了就是SSC时钟的调制信号在1秒钟内来回摆动的次数。

它决定了你的能量扩散速度。

关键认知: 调制频率越低,对锁相环(PLL)跟踪能力的要求越低,但可能会让频谱扫描速度变慢; 调制频率太高,PLL跟踪不过来,反而会产生额外的边带能量。

我个人习惯把调制频率选在30 kHz ~ 33 kHz之间。

为什么是30 kHz?
嗯,这里有讲究:

  • 对音频系统友好:30 kHz远高于人耳可听范围(20 kHz以内),避免在音频回路中引入可闻噪声。
  • 对PDN影响小:电源分配网络(PDN)的谐振点通常在几十MHz到几百MHz,30 kHz的调制频率对PDN几乎没影响。
  • 跟踪抖动低:大多数PLL的闭环带宽在100 kHz左右,30 kHz的调制信号能被PLL较好地跟踪,产生的跟踪抖动很小。

我在项目中遇到过有人用8 kHz的调制频率。结果怎么着?
音频放大器的输出端能听到“嗡嗡”声。那哥们儿排查了三天,最后发现是调制频率串进了音频通路。

工程建议: 调制频率不要超过PLL闭环带宽的1/3。否则,PLL跟不上,总抖动会大幅增加。

3.2 调制深度:展频的“深度”到底有多深

调制深度,也叫展频范围(Spread Amount),通常用百分比表示。

比如,±0.5%的调制深度,意味着时钟频率会向上和向下各偏移0.5%。

你可能觉得:深度越大,EMI抑制效果越好?
不完全对。这里有个取舍:

调制深度 EMI抑制效果 总抖动影响 风险提示
±0.1% ~ ±0.25% 较弱(1~2 dB) 抖动很小(< 5 ps) 几乎无风险
±0.5% 中等(3~5 dB) 抖动适中(5~15 ps) 需检查时序裕量
±1.0% 强(6~9 dB) 抖动较大(15~30 ps) 高速接口可能时序违规
超过±1.5% 很强(>10 dB) 抖动极大,可能超容限 谨慎使用,仅用于低速或非时序关键场景

我曾经在某个PCIe Gen3项目里把调制深度设到±0.8%。
本来想着EMI能降8 dB,结果接收端的眼图直接闭合了。
后来老老实实调回±0.5%,眼图打开了,EMI也过了。

避坑指南: 调制深度不是越大越好。它直接决定了时钟周期的最大变化量。你想想看,如果你的系统时序裕量只有50 ps,而调制抖动贡献了30 ps,那剩下的20 ps连走线延迟都顶不住。

3.3 调制波形:不是所有的“摆”都一样

调制波形,就是那个控制频率如何随时间变化的“轨迹”。

常见的波形有这几种:

  1. 三角波(Triangular Wave)
    最简单、最常用。频率线性上升、线性下降,在频域上产生均匀的能量分布。 但三角波的转折点会有尖峰,导致能量在最大和最小频率处略有集中。 我一般默认用三角波,简单、够用。
  2. Hershey-Kiss(或叫“平滑三角波”)
    三角波的拐点被圆滑处理了。没有尖峰,能量分布更平滑。 我个人比较喜欢这种波形,因为它对PLL更友好,产生的瞬时相位变化更小,抖动也更干净。 项目中遇到EMI余量不够、但抖动预算又很紧的时候,我就会试试这种。
  3. 正弦波(Sine Wave)
    频率按正弦规律变化。能量在中心频率附近更集中,边缘扩散较少。 这种波形EMI抑制效果偏弱,但抖动最小。 我记得只在某些对抖动要求极高的ADC采样时钟里见过。
  4. 指数波/自定义波形
    少数芯片允许你自定义曲线。 说实话,除非你有明确的优化目标(比如特定频段抑制),否则不推荐。调试成本太高。

为什么波形这么重要?
因为频率变化的斜率决定了PLL的跟踪误差。斜率越陡,跟踪误差越大,产生的调制抖动越大。

一句话总结: 想简单高效选三角波,想兼顾EMI和抖动选Hershey-Kiss,极致低抖动选正弦波。

3.4 调制方向:向下、中心还是向上?

调制方向,决定了频率是只往低处走,还是两边都走。

调制方向 含义 应用场景 抖动影响
向下展频(Down Spread) 频率从标称值往下偏移。比如100 MHz展示到99.5 MHz。 SATA、PCIe等接口常用。因为系统时钟的上限频率不会超标,对时序分析更友好。 抖动中等,但最安全。
中心展频(Center Spread) 频率围绕标称值上下对称偏移。比如100 MHz ± 0.5%。 通用接口,兼容性好。 由于平均频率没变,对于需要精确频率基准的场景(如串行通信的位时钟恢复)较不利。
向上展频(Up Spread) 频率从标称值往上偏移。比如100 MHz展示到100.5 MHz。 极少使用。可能导致系统工作在高于设计频率的状态,容易时序违规。 抖动较大,风险高。我建议你除非芯片手册明确支持,否则别用。

我记得有次帮客户调一个USB 3.0的板子。
他们为了改善EMI,用了中心展频。结果插上U盘后偶尔断连。
排查到最后发现,因为中心展频导致时钟的平均频率变了0.2%,接收端的CDR(时钟数据恢复)失锁了。
换成向下展频,问题解决。

避坑指南: 对于带有锁相环或CDR的接收端,必须确认它们能承受多大的频率偏移。向下展频通常最稳妥,因为它只往低频方向走,不会挑战系统的最高频率极限。

3.5 参数之间的耦合关系

这几个参数不是独立的。它们互相影响,共同决定了总抖动。

我把它们的关系画成了结构图,你看看就清楚了:

SSC调制参数耦合关系图 SSC调制参数耦合关系与抖动影响 SSC调制参数 调制频率 调制深度 调制波形 调制方向 总抖动(Total Jitter) 四个参数彼此独立,但共同决定了调制抖动的幅度与频谱形状

从这张图你能看出:

  • 调制频率决定抖动分布的“疏密程度”
  • 调制深度决定抖动的“总幅度”
  • 调制波形决定抖动的“瞬时变化率”
  • 调制方向决定抖动的“偏移方向”

它们四个像四个旋钮,你一拧,总抖动就跟着变了。

3.6 实战中的参数调优思路

这里分享我平时做SSC参数设计的一套调优流程:

  1. 先定调制方向。除非有特殊需求,一律选向下展频(Down Spread)。安全第一。
  2. 再定调制频率。默认30 kHz,如果需要跟音频或电源频率避开,可以微调到31.5 kHz或32.768 kHz。
  3. 调制深度从+0.5%开始试。测量EMI余量。如果不够,逐步增加到+0.75%或+1.0%。同时观察总抖动。
  4. 波形首选三角波。如果抖动超标,换成Hershey-Kiss或正弦波重新测。
  5. 最后做眼图和时序分析。确保接收端能正常工作。
关键提醒: 如果你没有EMI测试设备,不要随便改SSC参数。我见过有人把调制深度调到+1.5%,结果芯片直接不工作了。

好,这章就到这。你理解了这四个参数,就等于掌握了SSC调制的钥匙。