第1章：引言——LVPECL与CML技术概述
做高速数字设计这些年，我打交道最多的两种差分信号标准，就是LVPECL和CML。说白了，它们是高数据率链路里的两大“门面”——一个靠摆幅大、驱动强出名，另一个靠功耗低、结构简单吃香。
你可能会问：为什么都在讲差分，还要分这俩？它们各自适合什么场景？链路均衡又跟它们有什么关系？
嗯，这一章我就带你先把这俩技术的基本盘摸清楚。把地基打牢，后面讲均衡设计才不会晕。
1.1 LVPECL：低压正发射极耦合逻辑
LVPECL是ECL（发射极耦合逻辑）的低电压版本。核心结构是个差分对管，工作在电流开关模式。我记得刚入行那会儿，有人跟我说：LVPECL的管子从来不会进入饱和区。这句话，现在看还是最精确的描述。
它的输出级是什么样？一个射极跟随器结构。所以输出阻抗很低，驱动能力强，可以轻松推50Ω甚至更重的负载。
我习惯把LVPECL的关键特性记成这几点：
- 高摆幅：单端输出典型摆幅在800mV~1Vpp，差分摆幅1.6Vpp以上。这信号够大，抗干扰能力自然强。
- 快边沿：上升/下降时间通常在百皮秒级别，甚至更快。信号切换非常干脆。
- 功耗高：这是它的命门。静态功耗大，因为输出级是射极跟随器，一直有直流功耗。
- 共模电压在VCC-1.3V附近：通常需要交流耦合或偏置电路来对接其他逻辑。
你可能觉得LVPECL功耗那么大，为啥还有人用？我分享一个真实经历：几年前调试一块光模块背板，数据率跑10Gbps，当时试了几种逻辑，最后只有LVPECL能保证10米长线的信号质量。功耗大？那就上散热片。信号保住了，比什么都重要。
LVPECL常见的应用场景：
- 高频时钟分配：它的低抖动特性，非常适合做全局时钟扇出。
- 长距离背板传输：高摆幅让信号能抗住走线损耗。
- 激光驱动器前端：在光纤通信里很常见。
- PCB板间互联：特别是在对噪声环境敏感的场景。
1.2 CML：电流模逻辑
CML是另一条路子。它的结构，说白了就是个电流开关：差分对管把尾电流在不同输出支路之间切换，输出端通过上拉电阻把电流变成电压。
跟LVPECL比，CML有几个明显特点：
- 摆幅小：典型单端摆幅200mV~400mV，差分摆幅400mV~800mV。信号小，功耗自然低。
- 输出阻抗高：输出是集电极开路或者漏极开路结构，需要外部上拉或端接。
- 功耗低：没有静态射极跟随器，电流只在切换时有变化，所以比LVPECL省电得多。
- 共模电压由外部决定：通常通过端接电阻拉到VCC或者GND，灵活度高。
CML的优势在哪？低功耗！我做过一个40Gbps的芯片间互联项目，如果用LVPECL，散热根本处理不了。换成CML后，整个系统的功耗降了60%多。
CML的缺点也很明显：摆幅小，抗干扰能力偏弱，对PCB设计的要求更高。你想想看，200mV的信号，稍微来点串扰或反射，眼图就缩没了。
CML的主要应用场景：
- 高速串行链路：SerDes接口、光模块电接口、PCIe/SATA等高速总线。
- 芯片间互联：低功耗要求高的多Die系统。
- 低抖动时钟：CML的相位噪声通常比LVPECL更优。
- 高密度板卡：功耗敏感，散热受限的场景。
1.3 LVPECL与CML的对比
这两者不适合直接“对接”。为什么？共模电压不同、摆幅不同、端接要求不同。强行直连，轻则信号失真，重则烧片子。我曾经见过一个设计，LVPECL输出直接进了CML接收器，结果静态工作点完全错位。嗯，那板子最后只能飞线改。
| 参数 | LVPECL | CML |
|---|---|---|
| 输出结构 | 射极跟随器 | 集电极/漏极开路 |
| 差分摆幅 | 1.6V ~ 2V (pp) | 0.4V ~ 0.8V (pp) |
| 共模电压 | VCC - 1.3V 左右 | 由端接电阻决定 |
| 功耗 | 较高 (静态电流大) | 较低 (取决于端接) |
| 信号边沿 | 非常快 (数十ps) | 较快 (数百ps) |
| 抗干扰能力 | 强 | 弱 |
| 端接方式 | 戴维南或VCC-2V | 50Ω上拉至VCC/VTT |
| 典型应用 | 时钟分配、长距互联 | 高密度、低功耗链路 |
记住一个原则：LVPECL是“大力出奇迹”，CML是“四两拨千斤”。选哪个，看你手里的需求——是信号质量优先，还是功耗优先。
1.4 为什么要讲链路均衡？
你可能会觉得奇怪：搞清楚了LVPECL和CML的基本特性，直接画板子不就行了？
但现实没这么简单。数据率上到5Gbps、10Gbps甚至更高时，PCB走线的损耗、反射、串扰，会严重消耗信号的眼图张角。等你跑完一版，发现眼图完全闭合了——这时候再改PCB，时间成本太大了。
我的亲身经验：一块25Gbps的CML链路，背板走线15厘米，没加均衡之前，眼高只有50mV。加上连续时间线性均衡器（CTLE）后，眼高恢复到300mV以上。没有均衡，这板子基本是废的。
所以说，信号完整性不是只靠选对逻辑标准就能搞定的。LVPECL和CML是起点，而均衡设计，才是把信号从“能工作”拉到“跑得稳”的关键手段。
1.5 章节知识体系结构
这一章的内容，可以用一张图总览一下：
好，这就是第1章的全部内容。我们已经把LVPECL和CML的基本知识、对比关系，以及为什么需要均衡设计讲清楚了。下一步，就该深入到均衡具体怎么做了——不过那是下一章要讲的事。先消化好这些基础。
嗯，就这么定了。