第3章 差分传输线参数：奇模、偶模、差分与共模阻抗
做高速信号设计，差分线是家常便饭。但你有没有想过——为什么仿真器会让你填“差分阻抗=100Ω”，板厂却盯着“单端阻抗=50Ω”看？这两个数到底什么关系？
说实话，我刚入行时也迷糊过。记得有一次调试一块10Gbps的LVPECL链路，眼图睁不开，我换了一堆端接电阻都没用。后来老师傅一句话点醒我：你把奇模阻抗算对了没？
好吧，这章我们就来把这一堆“阻抗”彻底捋清楚。
3.1 四个阻抗，先记住定义
差分传输线的核心参数其实只有四个。我习惯用一个表格把它们一网打尽：
| 参数 | 定义 | 激励方式 | 典型值范围 |
|---|---|---|---|
| 奇模阻抗 Zodd | 两根线以相反极性驱动时， 单根线对地的阻抗 |
V1 = +1V, V2 = -1V | 40~70 Ω |
| 偶模阻抗 Zeven | 两根线以相同极性驱动时， 单根线对地的阻抗 |
V1 = +1V, V2 = +1V | 60~90 Ω |
| 差分阻抗 Zdiff | 两根线之间的阻抗 （差模信号看到的阻抗） |
Zdiff = 2 × Zodd | 80~120 Ω |
| 共模阻抗 Zcomm | 两根线对地的并联阻抗 （共模信号看到的阻抗） |
Zcomm = Zeven / 2 | 25~50 Ω |
核心公式（请刻在脑子里）：
Zdiff = 2 × Zodd
Zcomm = Zeven / 2
为什么会这样？你想想看，差分信号在两根线上大小相等、方向相反。从一根线看到的对地阻抗是Zodd，那两根线串起来，差分阻抗当然就是2倍。反过来，共模信号两根线同向，相当于并联，所以Zcomm是偶模阻抗的一半。
3.2 偶模与奇模阻抗的计算
理论说完了，咱们来点实在的。这些阻抗到底怎么算？
对于微带差分线（表层），我用的是下面这组经验公式。嗯，注意这只是近似，仿真才是最终验证手段：
// 微带差分线奇模阻抗近似计算
// s = 线间距, w = 线宽, h = 介质厚度, εr = 介电常数
Z0 = 87 / sqrt(εr + 1.41) * ln(5.98 * h / (0.8 * w + t))
Zodd = Z0 * (1 - 0.374 * exp(-0.62 * (s / h)))那偶模阻抗呢？
Zeven = Z0 * (1 + 0.374 * exp(-0.62 * (s / h)))我的小窍门：在实际项目中，不要手工算这些。找个场求解压器（比如Polar SI9000或ADS LineCalc）拉一下参数，比手算快10倍，还不容易出错。
3.3 耦合系数：连接所有阻抗的桥梁
你可能会问：Zodd和Zeven之间差多少？这个差距就是由耦合系数k决定的。
耦合系数k的定义很简洁：
k = (Zeven - Zodd) / (Zeven + Zodd)k的范围通常在0到1之间。k越大，两根线的耦合越强。
我之前遇到过一块背板，设计时没考虑耦合，单端阻抗控在50Ω，差分阻抗直接做了100Ω。结果回板一测，眼图一塌糊涂。为什么？因为实际加工后线间距比设计值小，耦合变强，Zodd掉到了42Ω，差分阻抗只剩84Ω——完全不匹配LVPECL的100Ω标准。
避坑指南：单端50Ω ≠ 差分100Ω。只有在耦合极弱（k≈0）时才近似相等。实际工程中，线间距小于2倍线宽时就必须考虑耦合效应。
3.4 实例：LVPECL与CML的阻抗需求
咱们直接上干货。两种常见逻辑的电平与阻抗要求：
| 逻辑标准 | VOD (差分摆幅) | VCM (共模电平) | 建议 Zdiff | 典型 Zodd |
|---|---|---|---|---|
| LVPECL | 800 mV (典型) | VCC - 1.3V | 100 Ω | 50 Ω |
| CML | 400 mV (典型) | VCC - 0.2V | 100 Ω (或 50 Ω) | 50 Ω (或 25 Ω) |
你看，LVPECL的输入阻抗设计就是100Ω差分，对应单端50Ω。但CML有些变种会走50Ω差分模式，这时候Zodd只有25Ω。所以在端接设计上完全不同。
3.5 用仿真验证你的阻抗设计
理论讲完了，不上仿真等于白说。我个人习惯用ADS里的LineCalc做快速验证。
举个例子，仿真一个4层板上的微带差分线，参数如下：
- 叠层：顶层信号，第二层为参考地（介质厚0.2mm）
- 线宽 w：0.15 mm
- 线间距 s：0.2 mm
- 铜厚 t：0.035 mm
- 介电常数 εr：4.2
仿真设置（以ADS LineCalc为例）：
// 物理参数输入
W = 0.15 mm
S = 0.2 mm
H = 0.2 mm
T = 0.035 mm
Er = 4.2
// 仿真结果输出
Zodd = 54.3 Ω
Zeven = 69.7 Ω
Zdiff = 108.6 Ω
Zcomm = 34.9 Ω
k = 0.124结果分析：差分阻抗108.6Ω，距离100Ω偏差约8.6%。对于LVPECL来说，勉强可用。但如果要求更严格（比如Jitter<1ps），需要微调线宽到0.12mm或缩小间距。
3.6 知识结构总览
说了这么多，我画个图帮你把逻辑串一下。下面的SVG展示了从物理设计到参数验证的完整脉络：
3.7 常见问题与经验排查
最后，我把自己踩过的坑和解决办法列出来，希望能帮你省点时间。
- 问题：差分阻抗仿真是100Ω，实测只有85Ω
大概率是PCB加工偏差。线宽被蚀刻少了，或者压合后介质厚度变大。我建议仿真时就做±10%的容差分析。 - 问题：Zodd和Zeven差不到5%
说明耦合很弱。其实不一定需要耦合线设计，单端微带走50Ω也可以。但要注意共模回流路径。 - 问题：LVPECL输出摆幅总是不够
检查共模阻抗。LVPECL的共模端接要求很严格，Zcomm偏差大会导致直流偏置点移位，直接吃掉摆幅。
再提醒一句：永远不要只看差分阻抗。共模阻抗和偶模阻抗决定了共模噪声的反射路径。我曾经只盯着100Ω调了三天，结果问题出在共模回流路径上。