第2章 传输线基础理论:特性阻抗、反射系数、时域与频域概念

做高速信号设计,说白了就是在跟传输线打交道。不管是LVPECL还是CML,信号从驱动端走到接收端,这一路经历的事情,远比我们想的复杂。我个人习惯先把基础概念理清,不然遇到眼图闭合、误码率超标,根本不知道从哪儿下手。

传输线不是你想的那样——一根导线而已。在高频下,导线上的电压和电流不是瞬间传过去的,它们像水波一样,以一定的速度往前推。这个过程里,有三个概念你必须吃透:特性阻抗、反射系数,还有时域和频域的视角。

传输线信号完整性问题根源 驱动→传输线→负载 特性阻抗 Z₀ 反射系数 Γ 时域↔频域 L、C、Er 决定 微带线/带状线公式 Γ = (ZL-Z₀)/(ZL+Z₀) 开路/短路/匹配案例 TDR时域反射 S参数频域 振铃 / 过冲 / 下冲 / 时序恶化 避坑:Z₀、Γ、时频域三把刀,调不好一根微带线就能让你眼图全闭

2.1 特性阻抗——传输线的“基因”

特性阻抗 Z₀,是传输线上电压波与电流波的比值。它不是你能拿万用表量出来的电阻,它是由传输线的物理结构决定的。

我在项目中遇到过一件事。有一块25Gbps的背板,走线用了常规的50Ω设计,结果信号眼图一直是半开半闭。后来一测,发现板材的介电常数Er波动,导致实际Z₀变成了46Ω左右。嗯,就这么几欧姆的偏差,10G以上高数据率直接翻车。

Z₀主要受什么影响?四个因素,你记住就行:

  • 线宽W——越宽,Z₀越低。
  • 介质厚度H——信号距参考层越近,Z₀越低。
  • 介电常数Er——Er越大,信号传播越慢,Z₀越小。
  • 铜箔厚度T——影响较小,但高频时不能忽略。

有经验的工程师都知道微带线和带状线公式不同。我习惯用这组简化计算做快速预估:

微带线近似公式(Er=4.2,50Ω为例):

Z₀ ≈ 87 / √(Er+1.41) × ln(5.98H / (0.8W + T))

带状线近似公式:

Z₀ ≈ 60 / √Er × ln(4H / (0.67πW × (0.8 + T/W)))

你想想看,如果你用这两种公式算出来的Z₀差超过5%,那说明你的叠层设计就有隐患。我会在叠层阶段就做一轮计算,而不是等PCB回来再去救。

2.2 反射系数——信号完整的「照妖镜」

当信号走到传输线末端,发现阻抗变了,就像一个人跑着跑着突然踩到坑里。一脚踩空,能量不会凭空消失——它会往回弹。这个弹回去的比例,就是反射系数 Γ。

核心公式:

Γ = (Zload - Z₀) / (Zload + Z₀)

Zload 是负载端的阻抗。Z₀ 是传输线的特性阻抗。

反射系数的几种典型情况:

负载情况ZloadΓ现象
匹配= Z₀0无反射,完美
开路∞+1全反射,电压翻倍
短路0-1全反射,电压反向
失配≠ Z₀0 ~ ±1部分反射,振铃登场

我以前犯过一个低级错误。以为只要源端和终端各放一个50Ω电阻就万事大吉了。结果在3GHz的信号上看到了明显的台阶和过冲。为什么?因为那颗电阻的寄生电容在作怪。高频下,电阻已经不是纯电阻了。避坑指南:匹配网络必须考虑寄生参数,我后来改用了RC并联网络才稳住。

2.3 时域与频域——两把尺子量天下

说实话,很多工程师只习惯看时域——眼图、上升沿、过冲。但在高速设计中,频域视角同样重要。你想想看,一个方波信号,10Gbps的时钟,它的频谱能跑到几十GHz。如果不看频域,你根本不知道哪些频率分量被衰减了。

时域(TDR): 给传输线送一个快速上升沿,看反射波什么时候回来。就能算出阻抗突变的位置和大小。

  • 我习惯用TDR来定位断点:比如一条10英寸走线,在3英寸处发现阻抗跳变,十有八九是过孔或换层。
  • TDR的上升沿速度决定了它能分辨的缺陷长度。20ps的上升沿可以分辨约3mm的缺陷。

频域(S参数): 用网络分析仪扫频,看传输线的插入损耗S21和回波损耗S11。

  • S21:信号从端口1到端口2的传输能力。理想是0dB,实际随频率升高而下降。
  • S11:信号从端口1反射回来的比例。越低越好,通常要求<-15dB。

注意了: 时域和频域是同一回事,只是观察角度不同。我遇到过有人拿着TDR说没问题,但S21在高频段掉了-3dB。其实这是同一个阻抗不连续在不同域的不同表现。两把尺子都要用。

实践中的思考

做LVPECL和CML的传输线,我个人习惯按照下面几步走:

  1. 先根据叠层和线宽算Z₀,目标是50Ω或100Ω差分。
  2. 用公式估算反射系数,要求Γ<0.05(相当于回波损耗<-26dB)。
  3. 仿真时同时看时域(眼图)和频域(S参数),不能偏废。
  4. 如果发现反射,优先调整走线阻抗,其次才是加匹配电阻。

有一次我调试一块12.5Gbps的LVPECL链路,翻来覆去改匹配都没用。最后发现是过孔残桩(stub)太长,形成了1.5pF的寄生电容,直接拉偏了Z₀。把过孔换成背钻工艺后,问题就没了。这种坑,走一次就长记性了。

好了,基础概念就聊到这儿。记住那几个核心公式和表格,后面几章的仿真和调试全得靠它们。如果现在觉得特性阻抗和反射系数还有点绕,不妨在你的PCB上找一根长走线,实际算一算,用TDR看看——你会发现理论和实践的距离,比想象中近。