📚 课程目录第3章 LVPECL电气特性

3. LVPECL电气特性：输出电平、共模电压、驱动能力

做时钟接口设计，LVPECL是绕不开的“老大哥”。它的电气特性看着参数多，其实核心就三块：输出电平抖多大、共模电压稳不稳、驱动能力够不够。下面我按项目实战的习惯，把这三个点拆开揉碎讲清楚。

LVPECL的输出级是典型的射极跟随器，内部用电流源+上拉电阻结构。标准输出电平如下（以3.3V电源为例，对地参考）：

经验之谈： 上面表格里的典型值是在50Ω拉到Vcc–2V的端接下测的。我遇到过有人直接拿万用表量输出引脚，发现电压不对——其实LVPECL必须加直流偏置路径才能看到正确的直流电平。

为什么会这样？因为LVPECL输出级需要从Vcc通过上拉电阻提供直流电流。如果输出端什么都不接，内部电流源没地方流，输出电平就会漂。嗯，这里要注意：LVPECL不能“悬空”测量直流电平。

LVPECL的共模电压（V_CM）严格等于Vcc – 1.32V（典型值）。以3.3V供电为例，V_CM ≈ 1.98V。这个数值很关键——它决定了接收端需要设置的偏置点。

我记得刚做第一块10G光模块板卡时，LVPECL输出直接怼到CML输入，结果发现眼图张不开。一查，CML的共模电压是Vcc – 0.4V左右，差了将近1V。后来加了一级交流耦合+偏置电阻网络才搞定。

避坑指南： 我曾经把LVPECL交流耦合到50Ω端接的SMA头上，忘记加偏置电阻，结果信号幅度直接砍半。LVPECL的共模电压必须通过直流路径（比如上拉到Vcc的电阻）维持，交流耦合后一定要补一个电阻分压网络把V_CM恢复回来。

标准端接建议：

LVPECL的驱动能力由内部恒流源决定，典型输出电流14mA。这个电流在50Ω上产生0.7V压降，对应单端摆幅700mV。但如果你把负载从50Ω换成75Ω，摆幅就会变大，共模电压也会偏移。

你想想看，LVPECL输出级其实是个电流源并联一个上拉电阻。电流源电流基本固定，负载阻抗变了，压降就变，V_CM也跟着变。所以驱动能力不仅仅是“能不能驱动”，还包括负载变化对电平的影响。

负载阻抗	单端摆幅（估算）	共模电压偏移	是否能正常工作
50Ω	~820mV	0（参考）	是
75Ω	~1.05V	上升约180mV	可能，但共模超范围
25Ω	~550mV	下降约180mV	共模偏低，易误码
开路	接近Vcc-0.8V（摆幅很大）	严重偏离	不建议

  关键点： LVPECL严格要求50Ω负载，并且端接电压必须是Vcc–2V（或等效）。否则输出电平会偏离规格，严重影响时序裕量。

我画了张简化的LVPECL输出级电路图，把电压、电流、共模都标出来了。

_OH≈Vcc-0.88V Q1 NPN 输入数据负载 50Ω V_CM≈Vcc-1.32V 说明：实际LVPECL输出级还有差分对管、尾电流源等，这里仅示意核心电压电流关系。

LVPECL的驱动能力在短距离（<30cm）PCB走线上很充裕。但如果你要驱动多个负载（多分支），每个负载的输入电容和走线分支都会等效降低阻抗，导致实际摆幅下降。

个人习惯： 我一般先估算负载总等效阻抗，再反推摆幅。比如一个LVPECL驱动两个接收端，每个输入端电容2pF，走线阻抗50Ω，那么等效负载≈ (50Ω/2) = 25Ω，单端摆幅会掉到550mV左右。这时候需要加缓冲器或者改用CML。

还有一个容易被忽略的点：温度漂移。LVPECL内部电流源有温漂，温度升高时输出摆幅会变小。我在高温箱里测过，85℃时摆幅比室温低了约10%。如果系统有高温场景，设计时要留够裕量。

为了让你更直观感受LVPECL在电平方案中的位置，我列个对比表（以3.3V供电为例）：

特性	LVPECL	CML	LVDS
差分摆幅 (V_pp)	1.64V	0.8V	0.35V
共模电压 (V_CM)	Vcc – 1.32V	Vcc – 0.4V	1.2V（固定）
输出阻抗	低（约10Ω）	低（约5Ω）	中（约40Ω）
端接要求	50Ω到Vcc–2V	50Ω到Vcc	100Ω差分
功耗（每通道）	高（~60mW）	中（~25mW）	低（~3mW）
适用场景	高频、长距离时钟分配	高速SerDes 、芯片间接口	板级互联、低功耗

硬核注意： 很多新手把LVPECL的端接看成“上拉到Vcc”，导致共模电压错位。正确的做法是戴维南等效：用两个电阻（比如82Ω和130Ω）分压产生Vcc–2V，同时使等效阻抗为50Ω。你也可以用专门的LVPECL端接芯片，省事。

说白了，LVPECL的电气特性可以用三个数字概括：摆幅0.8V、共模1.98V、负载50Ω@Vcc–2V。记住了这三点，大部分LVPECL接口设计不会翻车。