首页
›
高速接口与互连
›
051-LVPECL CML时钟接口设计
›
《LVPECL/CML时钟电平转换与SI案例分析》
VIP20
本课程属于:051-LVPECL CML时钟接口设计
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
LVPECL/CML时钟电平转换与SI案例分析
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
LVPECL与CML概述
差分时钟信号简介
LVPECL
CML
02
高速差分信号理论基础
传输线 · 阻抗匹配
高速差分信号理论…
传输线
03
LVPECL电气特性
输出电平 · 共模电压 · 驱动能力
LVPECL
电气特性
04
CML电气特性
电流模式逻辑 · 摆幅 · 功耗
CML
电气特性
05
LVPECL终端匹配技术
戴维南等效 · 电阻网络计算
LVPECL
终端匹配技术
06
CML终端匹配技术
50Ω上拉 · 交流耦合
CML
终端匹配技术
07
交流耦合与直流耦合电容选择
交流耦合与直流耦合电容选择 · 核心概念 · 实践要点
交流耦合
直流耦合电容选择
08
时钟分配中的抖动分析
LVPECL vs CML
时钟分配
抖动分析
09
LVPECL到CML电平转换电路设计
LVPECL到CML电平转换电路设计 · 核心概念 · 实践要点
LVPECL
CML
10
CML到LVPECL电平转换电路设计
CML到LVPECL电平转换电路设计 · 核心概念 · 实践要点
CML
LVPECL
11
PCB布局布线规则
差分对等长 · 间距 · 参考平面
PCB
布局布线规则
12
过孔对时钟信号完整性的影响及优化
过孔对时钟信号完整性的影响及优化 · 核心概念 · 实践要点
过孔对时钟信号完…
优化
13
时钟缓冲器与扇出设计
时钟缓冲器与扇出设计 · 核心概念 · 实践要点
时钟缓冲器
扇出设计
14
多时钟源同步与选择
多时钟源同步与选择 · 核心概念 · 实践要点
多时钟源同步
选择
15
时钟测试方法
眼图 · 抖动 · 幅度测量
时钟测试方法
眼图
16
实际案例1
1GHz时钟分配网络设计(LVPEC…
实际案例1
GHz
17
实际案例2
10Gbps SerDes参考时钟(…
实际案例2
Gbps
18
实际案例3
多板间时钟同步(LVPECL)
实际案例3
LVPECL
19
实际案例4
低抖动时钟树设计(CML)
实际案例4
CML
20
仿真分析
使用ADS进行LVPECL链路仿真
仿真分析
ADS
21
仿真分析
使用HyperLynx进行CML信号…
仿真分析
HyperLynx
22
电源去耦与噪声抑制对时钟的影响
电源去耦与噪声抑制对时钟的影响 · 核心概念 · 实践要点
电源去耦
噪声抑制对时钟的…
23
温度与电压漂移补偿设计
温度与电压漂移补偿设计 · 核心概念 · 实践要点
温度
电压漂移补偿设计
24
差分时钟的EMI/EMC考量
差分时钟的EMI/EMC考量 · 核心概念 · 实践要点
EMI/EMC
差分时钟的
25
故障排除
常见问题与调试技巧
故障排除
常见问题
26
高速时钟测试夹具设计
高速时钟测试夹具设计 · 核心概念 · 实践要点
高速时钟测试夹具…
重点
27
时钟信号质量评估指标
TIE · PJ · DJ
时钟信号质量评估…
TIE
28
LVPECL和CML的功耗对比与选择
LVPECL和CML的功耗对比与选择 · 核心概念 · 实践要点
LVPECL
CML
29
未来趋势
CML在高速接口中的演进
未来趋势
CML
30
综合案例
FPGA时钟系统设计(混合LVPEC…
综合案例
FPGA
所属VIP或分类
同VIP:LVPECL-CML传输线仿真与调试技巧
同VIP:LVPECL-CML传输线优化设计教程
同VIP:LVPECL-CML信号完整性分析实战