差分信号原理：为什么高速时钟采用差分传输

做高速时钟设计这么多年，我常被问到同一个问题：“为什么你们非得用两根线传一个时钟？一根线不是更省事儿吗？”

今天咱们就彻底把这个事儿聊透。差分信号这东西，说白了就是让一个信号的正、负两个版本同时走，在接收端做差。别小看这个“做差”，它解决了好几个单端信号搞不定的老大难问题。

差分传输的核心优势

我先说结论，再展开讲。高速时钟选择差分，理由就三个字：抗干扰、低辐射、好判断。

1. 共模噪声的抵消效应

先看这张图，它把差分信号的核心逻辑画清楚了。

你看，发送端同时送出正信号Vp和负信号Vn，它们摆幅相等、相位相反。噪声如果从外部耦合进来，它会以几乎同样的幅度和极性落在两跟线上——这就是“共模噪声”。在接收端做个减法，Vp减Vn，噪声分量就自己抵消掉了。

我记得有次调试一块10GHz时钟板，用单端传输时抖动大得没法看，整整浪费了两周查电源。后来换成差分对，同样的板子，抖动直接降了80%。不是玄学，就是物理。

2. 参考电平不再是问题

单端信号最头疼的其实不是噪声——而是参考电平。你想想看，接收端得有个门槛电压来判断“1”和“0”。但这个门槛会随着温度、电压、工艺漂移。芯片内部参考电平漂了50mV，你的判决门限就跟着歪了。

差分信号就没有这个烦恼。接收端只关心Vp和Vn谁大谁小，不关心电压值。说白了，它自己和自己比，完全不需要外部参考。

我早年有个项目，板卡要工作在-40℃到+85℃宽温范围。单端时钟用了一个精密参考源，温度一变化输出就偏。换成LVPECL差分对，参考电平的事直接省了，温度扫描一次过。从那以后，我对差分信号好感度拉满。

3. 更低电压摆幅，更快翻转速度

单端信号要想噪声容限够用，通常得从0V摆到电源电压（比如3.3V或2.5V）。摆幅越大，翻转时间就越长——因为要对寄生电容充放电。

差分信号不需要那么大摆幅。LVPECL典型摆幅约800mV，CML更小，只有400mV。信号在几百毫伏之间就完成了逻辑翻转，速度自然快得多。

我做个对比表格，大家看得更清楚。

信号类型	典型摆幅 (峰峰值)	翻转速率	抗共模干扰	需要参考电平
单端 CMOS	1.8V~3.3V	慢 (大摆幅充放电)	差	是 (Vth/2 等)
单端 LVTTL	3.3V	慢	差	是 (1.5V左右)
LVPECL 差分	~800mV	快	优秀	否 (自参考)
CML 差分	~400mV	极快	优秀	否 (自参考)
LVDS 差分	~350mV	快	优秀	否 (自参考)

你看，同样是差分，LVPECL和CML在摆幅和速率上还有差异，后面章节会细讲。这里你只要记住：小摆幅是高速的基石。

4. 电磁辐射更小

单端信号就像一根天线——它对外辐射能量，也容易接收干扰。而差分对的两根线，电流方向相反，产生的磁场在空间上彼此抵消。设计好了，近场辐射能降低10-20dB。

我有个板卡要做EMC认证，第一次测，辐射超标7dB。排查半天，发现是单端时钟线过长。改成差分LVPECL走线后，重测直接过了。其实差分并不是万能的，但它在EMI控制上确实有天然优势。

5. 最后唠一句：代价也是有的

差分信号这么好，为啥不全用？因为代价高。每根差分对要多一根线，PCB面积翻倍，走线必须等长、等宽、等距，阻抗控制也更严格。另外，差分接收器比单端接收器复杂，功耗也多一点。

小结一下这章

• 差分信号靠“做差”抵消共模噪声，抗干扰强。
• 不需要外部参考电平，自己和自己比。
• 小摆幅带来高速翻转，适合GHz以上时钟。
• 电磁辐射小，对EMC友好。
• 代价是PCB面积、走线约束、功耗略高。