第3章 LVPECL电平标准与直流特性归纳总结
说到LVPECL，很多刚接触高速设计的同学第一反应就是「端接好麻烦」。确实，相比LVDS和CML，LVPECL的直流电平不那么「规整」。但只要你把它的直流特性吃透了，用起来反而很顺手。这一章我们就把它彻底拆开看明白。
3.1 从ECL到LVPECL — 电平标准的前世今生
LVPECL的全称是 Low-Voltage Positive Emitter-Coupled Logic。它脱胎于经典的ECL（Emitter-Coupled Logic），后来因为电源从负压改成正压，变成了PECL。再到3.3V时代，就成了我们今天用的LVPECL。
本质上，它还是一个射极跟随器输出的差分结构。输出级是一对差分对管，尾电流源大约14mA，电流在两条支路之间来回切换，产生差分摆幅。
我个人习惯把LVPECL的输出级看作一个「电流开关」加上两个射极跟随器。电流切到哪边，哪边的输出就往上抬。嗯，这个视角对理解直流参数很有帮助。
3.2 核心直流参数详解
LVPECL的直流参数其实就几个数，但每个数都跟它的电路结构直接挂钩。我列一个速查表，建议你收藏。
| 参数 | 符号 | 典型值 (3.3V) | 说明 |
|---|---|---|---|
| 输出高电平 | VOH | VCC − 0.9V = 2.4V | 射随器饱和压降约0.9V |
| 输出低电平 | VOL | VCC − 1.7V = 1.6V | 射随器加电阻压降 |
| 差分输出摆幅 | VOD | 800 mV | VOH − VOL |
| 输入共模范围 | VICMR | VCC − 1.3V ± 0.3V | 大约1.7V ~ 2.3V |
| 输出共模电压 | VOCM | VCC − 1.3V = 2.0V | VOH和VOL的中点 |
| 驱动电流（单端） | I_DRV | 14 mA | 尾电流源值 |
为什么VOH是VCC−0.9V？因为射极跟随器的基极被前一级拉到VCC，基射结压降约0.9V，输出就是VCC−0.9V。这个值跟温度有关系，温度升高会稍微下降。
VOD的800mV看起来比CML的400mV大一倍。我从实际项目经验看，这个摆幅在3.3V电源下确实给了接收端更宽的眼图余量。但代价就是功耗更高，端接也更讲究。
3.3 端接方案 — 为什么它如此重要？
LVPECL的低输出阻抗（5~10Ω）让它在驱动传输线时几乎不提供阻尼。如果不用外部端接，信号反射会非常严重。说白了，LVPECL设计里，端接就是命根子。
最常见的端接方案有两种：Thevenin等效端接和AC耦合端接。
3.3.1 Thevenin等效端接
这是最正统的方法。用两颗电阻：R1上拉到VCC，R2下拉到GND。对于3.3V LVPECL，经典取值是R1=130Ω，R2=82Ω。
- 等效电阻：130Ω // 82Ω ≈ 50Ω，匹配50Ω传输线
- 等效电压：3.3V × 82Ω / (130Ω + 82Ω) ≈ 2.0V，刚好落在VICMR范围内
- 每对差分线需要两颗电阻，共4颗
// Thevenin端接电阻计算（3.3V LVPECL，50Ω匹配）
R1 = 130Ω → VCC
R2 = 82Ω → GND
// 等效输出阻抗：130 || 82 = 50.1Ω
// 等效共模电压：3.3 * 82 / (130 + 82) = 2.0V3.3.2 AC耦合端接
如果收发端电源电压不同，或者你需要隔离直流偏置，AC耦合是更好的选择。在接收端放一对50Ω到共模偏置电压的电阻，中间串一颗100nF电容。
- 接收端电阻50Ω到VOCM（偏置电压）
- 偏置电压建议用2.0V，或直接用电阻分压产生
- 隔直电容一般选100nF ~ 1μF，看数据率
3.4 LVPECL vs CML：直流特性对比
很多同学会把LVPECL和CML搞混。它们确实都是电流模式逻辑，但直流特性差异挺大的。我直接做个表，你一看就明白。
| 对比项 | LVPECL (3.3V) | CML (3.3V) | 差异点 |
|---|---|---|---|
| 差分摆幅 VOD | 800 mV | 400 mV | LVPECL大了一倍 |
| 输出共模电压 | VCC − 1.3V = 2.0V | VCC − 0.2V ≈ 3.1V | CML更靠近电源轨 |
| 输出阻抗 | 5 ~ 10Ω | 50Ω | CML片上匹配，LVPECL需外部 |
| 单端摆幅 | 400 mV | 200 mV | LVPECL摆幅更大 |
| 典型功耗 (一对) | 约 46 mW | 约 26 mW | LVPECL高出约77% |
| 是否需要外部端接 | 必须 | 不需要 | CML片上已完成50Ω匹配 |
为什么CML的共模电压这么高？因为CML的输出级是共漏极（开漏）结构，通过上拉电阻到VCC，所以静态电压被拉到接近VCC。而LVPECL的射随器天然就有0.9V的压降，所以共模电压被「拉下来」了。
从信号完整性角度看，LVPECL的800mV摆幅在3.3V电源下能提供更大的信噪比余量，适合长距离传输或高噪声环境。CML的400mV摆幅功耗更低，适合片上互联或短距离高速传输。
我记得几年前做一个10Gbps的背板项目，用了LVPECL驱动30英寸的FR4走线，眼图还能保持很干净。换成CML方案的话，需要加预加重或均衡器。
3.5 设计避坑指南
说了这么多理论，最后聊几个我在实际项目中踩过的坑。
- 端接电阻必须靠近接收端。 走线超过5mm都可能引入反射。我一般把电阻放在接收管脚3mm以内。
- AC耦合电容的ESR不能太大。 高频时ESR会引入额外衰减。用X7R或C0G材质，0603封装起步。
- 不要忽略VICMR的限制。 如果接收端的共模电压超出了VCC−1.3V±0.3V的范围，接收器会饱和，信号直接畸变。我曾经在一颗SerDes芯片上遇到过这个问题，折腾了两天才找到原因。
- 电源纹波直接影响输出共模。 LVPECL的输出共模是VCC−1.3V，VCC上的纹波会直接耦合到输出端。建议VCC用LDO单独供电，或者至少保证10Hz~1MHz的PSRR大于40dB。