第二章 差分信号传输基本原理
差分信号，说白了就是一对儿相互关联的走线，一根送正信号，另一根送负信号。接收端只看两根线之间的电压差，不看各自对地的电位。这个“只关心差值”的设计，就是抗干扰的底气。
2.1 为什么非得用差分？——共模抑制
单端信号容易受地弹、电源噪声、电磁干扰影响。你想想看，当你把信号对地传输，地平面上的任何波动都会叠加进去。差分就不一样了——干扰通常同时影响两根线（共模噪声），而接收端只放大差值，共模部分被抵消掉。
关键特性： 差分结构的共模抑制比（CMRR）通常能做到 60 dB 以上。我在调试一个 3.2 Gbps 的 LVDS 链路时，曾经被地噪声搞得生不如死，改成差分后，眼图瞬间睁开了。
共模抑制的核心原理可以用一个简单的减法表达：
Vout = A*(V+ - V-) (A为差分增益)
共模噪声 Vcm 同时出现在 V+ 和 V- 上，减法后消失。嗯，这里要注意：实际差分对的走线必须严格等长、等宽、间距恒定。如果两条线长度差超过 5 ps 的飞行时间，共模抑制效果会直线下降。我曾经因为 PCB 上差分对绕线没对称，结果眼图闭合了一半...
2.2 差分阻抗设计与终端匹配
差分信号最重要的参数是差分阻抗。典型值：LVPECL 要求 100 Ω 差分阻抗，CML 通常也是 100 Ω。但这 100 Ω 怎么来的？你需要把两条线的特性阻抗分别设计为 50 Ω（对地），两条线合起来看就是 100 Ω。
我的习惯：先确定单端阻抗 50 Ω，然后用耦合微带线模型算出间距和线宽，最后用 3D 场解算器验证差分阻抗在 ±10% 以内。别指望凭经验手算——3 Gbps 以上的信号对阻抗误差极其敏感。
终端匹配也不一样：
- LVPECL：接收端需要 Thevenin 等效匹配，例如用 82 Ω 上拉到 VCC，130 Ω 下拉到 GND，获得 100 Ω 等效差分阻抗。
- CML：通常直接在接收端接 100 Ω 跨接电阻到 VCC，或者用交流耦合加 50 Ω 到地。
我见过有人偷懒，LVPECL 直接用一个 100 Ω 电阻跨在输入端，结果直流偏置不对，信号直接削顶。切记，LVPECL 的共模电平是 VCC-1.3V，必须用分压网络供电。
2.3 摆幅与共模电平
差分摆幅指的是 V+ 和 V- 之间的峰峰值。LVPECL 典型摆幅约 800 mV（单端摆幅 400 mV），CML 只有 400-600 mV（单端 200-300 mV）。为什么 CML 摆幅更小？因为它用电流模式，功耗更低，速率更高。
共模电平同样关键：
| 标准 | 共模电平 | 单端摆幅 | 终端方式 |
|---|---|---|---|
| LVPECL | VCC - 1.3V | 400 mV | Thevenin 分压 |
| CML | VCC - 0.4V (约) | 200-300 mV | 跨接电阻或上拉 |
你想想看，如果共模电平不对，接收端的输入共模范围就会超限，轻则抖动增大，重则信号不翻转。我调试一块 10 Gbps 收发器时，就因为 CML 交流耦合电容选太小（10 nF），导致低频分量丢失，眼图中间出现“黑洞”。后来换成 100 nF 才解决。
交流耦合电容不要超过 100 nF（高频时应选 10-100 nF 的 C0G 电容），而且摆放在靠近发射端还是接收端？我的经验：尽量靠近接收端，减少过孔带来的阻抗不连续。如果必须放在发射端，确保直流偏置回流路径设计合理。
2.4 差分信号传输的基本模型
整个差分链路由四个环节组成：发射器 → 差分对走线 → 终端匹配 → 接收器。下面这张图可以帮你把概念串起来。
从图里可以看到，共模噪声通过耦合进入差分对，但因为接收端做减法，噪声被抵消。这就是差分信号最核心的抗干扰能力来源。
2.5 设计中容易踩的坑
- 等长≠等时：你在蛇形绕线时，要确保每单位长度产生的时延一致。换层过孔会增加 20-30 ps 的延迟，我一般会在仿真里把过孔模型也加上。
- 回流路径：差分信号的返回电流主要在两条线之间，但参考层仍需完整。我见过有人为了省层数，在差分对下面开槽挖空，结果共模抑制比直接掉了 15 dB。
- 交叉耦合干扰：两条差分对间距要是太近，会发生串扰。经验规则：间距至少 3 倍线宽。如果速率超过 5 Gbps，建议用 5 倍线宽。
我的一个小技巧：在 LVPECL 输出端串联一个 10 Ω 的电阻，能有效抑制振铃。但注意别加太大，否则摆幅会降低，接收端的抖动就会增加。
2.6 小结
差分信号传输的本质就是用两根线互换位来实现共模抑制。理解差分阻抗匹配、共模电平、终端结构这三个要素，你就能避开 90% 的信号完整性问题。记住一句话：差分对不是两条独立的单端线，而是一个整体。接下来你可以用这个框架去分析任何一种差分标准——LVPECL、CML、LVDS 都逃不出这个基本模型。