VIP20
本课程属于：050-JESD204B ADC高速采集链路 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

JESD204B高速差分PCB布局与SI验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
JESD204B协议简介
从并行到串行的演进
JESD204B协议简介
02
差分信号理论基础
共模与差模 · 偶模与奇模阻抗
差分信号理论基础共模
03
PCB层叠结构设计
叠层数 · 介质 · 参考平面选择
PCB层叠结构设计
04
差分对走线宽度与间距计算
基于目标阻抗
差分对走线宽度间距计算
05
差分对内部耦合与紧耦合设计
差分对内部耦合与紧耦合设计 · 核心概念 · 实践要点
差分对内部耦合紧耦合设计
06
差分对间串扰抑制
间距与隔离
差分对间串扰抑制间距
07
阻抗连续性
线宽变化 · 拐角处理
阻抗连续性线宽变化
08
等长匹配
蛇形走线 · 长度公差要求
等长匹配蛇形走线
09
走线长度限制与传播延迟控制
走线长度限制与传播延迟控制 · 核心概念 · 实践要点
走线长度限制传播延迟控制
10
参考平面完整性
地平面开槽 · 跨分割处理
参考平面完整性地平面开槽
11
过孔设计
差分过孔 · 反焊盘 · 残桩优化
过孔设计差分过孔
12
过孔换层策略
回流路径与过孔间距
过孔换层策略回流路径
13
AC耦合电容
位置 · 容值 · 封装选择
AC耦合电容
14
共模扼流圈布局与布线
共模扼流圈布局与布线 · 核心概念 · 实践要点
共模扼流圈布局布线
15
时钟信号布线
SYSREF与CLK的差分约束
时钟信号布线SYSREF
16
电源完整性
去耦电容布局 · PDN设计
电源完整性去耦电容布局
17
PCB材料选择
DK/DF对高速信号的影响
PCB材料选择
18
差分对内不对称性控制
布局对称性 · 绕线技巧
差分对内不对称性…布局对称性
19
串扰仿真与分析
S参数 · TDR
串扰仿真分析
20
眼图与抖动分析
影响差分信号质量的因素
眼图抖动分析
21
接收端端接与匹配
片上终端 · 外部电阻
接收端端接匹配
22
连接器与转接板设计
差分对映射 · 阻抗过渡
连接器转接板设计
23
多通道同步布局
通道间等长与偏移
多通道同步布局通道间等长
24
热设计考虑
大电流 · 温度对信号的影响
热设计考虑大电流
25
制造公差
蚀刻 · 叠层偏差的补偿
制造公差蚀刻
26
测试点与调试接口
设计时预留测试结构
测试点调试接口
27
常用仿真工具与流程
ADS · SIwave · HyperLynx
常用仿真工具流程
28
布局方案评审清单
检查要点
布局方案评审清单检查要点
29
常见错误与避坑指南（典型案例）
常见错误与避坑指南（典型案例） · 核心概念 · 实践要点
常见错误避坑指南
30
JESD204B差分布局的高级技巧与未来趋势
JESD204B差分布局的高级技巧与未来… · 核心概念 · 实践要点
JESD204B差分布局的高级技…