4. ESD与浪涌对JESD204B接收端的影响：共模与差模损伤模式
今天我们来聊聊ESD和浪涌打进JESD204B接收端时，到底是怎么搞坏芯片的。这个话题我经验可不少——刚入行那会儿，觉得只要TVS管加对了就万事大吉，结果板子从实验室搬到产线测试，一上电就烧了一片。后来排查才发现，浪涌的能量进了差分对的共模回路，根本不是TVS能兜住的。
说白了，JESD204B接收端的损伤路径就两条：共模路径和差模路径。两者原理不同，防护手段也不一样。搞清楚了，你设计时才知道往哪个方向使劲。
4.1 共模损伤模式
JESD204B的接收端输入结构，我画了一张简化图在下面。差分对的两条线（P和N）各有一个内部ESD二极管连到VDD和GND。此外，芯片内部还有共模偏置电阻或电流源，用来建立输入共模电压。
当共模浪涌（比如线缆上感应到的雷击或电源地弹）同时以相同极性叠加到P和N线上时，内部ESD二极管会瞬间正向导通。电流灌进VDD或GND网络。如果浪涌能量够大，二极管会熔断或烧出短路。
我见过一个案例：某通讯板卡在雷雨天频繁出“死机”，复位后又能跑。查了一个月，最后发现是接收端的VDD对地ESD二极管内部烧出了纳米级短路，平时漏电几十微安，温度一高就触发OVP保护。所以共模浪涌不一定当场废掉芯片，它可能留下“暗伤”。
4.2 差模损伤模式
差模浪涌是P和N之间出现的电位差。JESD204B接收端内部差分放大器采用CMOS工艺，输入栅氧化层最薄的地方只有几纳米。正常工作时差分电压摆幅仅200-400mV。但一个几百伏的ESD瞬态直接跨在P-N之间，栅氧化层瞬间就被击穿。
损伤结果有两种：
- 硬击穿：栅氧化层形成永久性短路通道，芯片直接报废。ATE测试能检出。
- 软损伤：氧化层被轻微破坏，阈值电压漂移，眼图张开度下降。用着用着就出现偶发误码——这种最难排查。
为什么差模浪涌更难防护？你想想看，差分信号走线很短，TVS管寄生电容会严重衰减信号质量。10pF的电容在10Gbps链路里已经会让眼图闭合。所以防护器件必须选超低电容的，但低电容又意味着钳位电压更高，矛盾就在这里。
4.3 两种损伤模式对比
| 对比项 | 共模损伤 | 差模损伤 |
|---|---|---|
| 浪涌施加方式 | P和N同时相对GND上升 | P与N之间出现压差 |
| 主要失效点 | ESD二极管、偏置网络、电源轨 | 差分输入栅氧化层 |
| 典型后果 | VDD-GND短路、共模漂移 | 眼图变差、误码率上升、永久失效 |
| 检测难度 | 静态电流异常较易发现 | 软损伤需高速眼图+误码测试 |
| 防护重点 | 电源-地间TVS、共模扼流圈 | 低电容TVS、串联电阻、片内保护 |
4.4 实际案例：PCB走线引入的差模浪涌
有一次我帮客户分析一块12Gbps JESD204B接收板，PCB布局时差分对在接插件处走了30mm的平行线，线间距从0.2mm突然拉宽到0.5mm。结果在ESD测试（接触放电±4kV）时，放电点靠近接插件外壳，瞬态电场在差分对的不等间距区域感应出差模电压高达150V。芯片第3次放电后BER从10-12飙升到10-6。
解决办法很简单——在接插件出口处加一对串联电阻（10Ω+10Ω），配合一个0.5pF的差分TVS。电阻限流，TVS钳位。改板后测试通过±8kV接触放电，眼图余量仍有15%。
4.5 设计检查清单
我每次评审接收端防护时，都会对着清单过一遍：
- 差分对P/N对GND之间是否有TVS或齐纳二极管？——应对共模。
- P-N之间是否放置了低电容TVS或背靠背二极管？——应对差模。
- 靠近连接器处是否有共模扼流圈（Common Mode Choke）？——抑制共模干扰。
- 串联电阻是否限制瞬态电流至芯片耐受值以内？——参考芯片手册最大值。
- 布局上差分对是否等长、等间距、远离板边？——避免不对称耦合。
养成这个习惯后，我后面几年的设计再没出过ESD导致的批量故障。