高速PCB中的共模噪声特性归纳总结
共模噪声，说白了就是两条走线上同时出现、方向相同的电压波动。它不像差模那样拉着信号线搞正反互补，而是像雾一样笼罩着整个回路。我在项目中见过很多工程师只盯着差模滤波，结果EMC测试时辐射超标，查来查去才发现是共模在作怪。
共模与差模的「性格差异」
要理解共模噪声，先得把它和差模噪声放在一起比比。你想想看，差模是电流去回成形，共模是两条线一起抬一起降。下面这张表我经常贴在工作台前：
| 特性 | 差模噪声 | 共模噪声 |
|---|---|---|
| 电流方向 | 来回相反 | 同向（通过地/参考层返回） |
| 主要回路 | 信号线与返回路径构成的小环 | 线缆、机壳、大地构成的寄生回路 |
| 辐射效率 | 低（小环辐射） | 高（大环或天线效应） |
| 滤波器设计 | 串联电感+并联电容（低通） | 共模扼流圈、Y电容 |
| 测量方式 | 用示波器看信号线对地差值 | 电流探头卡住两根线（看共模电流） |
核心观点：高速信号频率越来越高，哪怕PCB设计再对称，寄生参数也会把部分差模能量「转化」成共模。我的一个教训是，10Gbps以上的SerDes链路，只要地平面回流路径有0.5mm的缝隙，共模噪声就能窜到让你怀疑人生。
共模噪声从哪来？—— 三大「产床」
我习惯把共模噪声的产生源归纳为三类。记住它们，排查问题时能少走弯路。
- 驱动端不平衡：比如芯片内部上下拉电阻不匹配，或者输出阻抗不一致。差分对的两个管脚上升沿和下降沿有微小的时间差（skew），就会产生共模分量。嗯，这在LVDS、CML等高速接口里很常见。
- PCB走线不对称：即使芯片输出完美，只要差分对的两条线长度不等、间距变化、过孔数量不同，就会破坏平衡。我之前处理过一个DDR4数据线案例，一组DQ线因为绕等长绕出了不对称的耦合区，共模噪声直接让读时序眼图闭合。
- 地弹与同步开关噪声（SSN）：当大量IO同时切换，瞬态电流流过地平面的寄生电感，导致芯片内部地电位抬升。这个“地弹”会通过参考平面耦合到所有信号线上，形成强烈的共模脉冲。
避坑指南：我曾经遇到过一块8层板，USB 3.0的Tx差分对跨越了一个分割的地平面。因为电源和地层的分割槽，共模噪声比预期高了12dB。后来撕开铜皮重新敷铜，保证参考平面完整，问题才解决。所以记住：差分对的参考平面不能断！
传播路径：共模噪声是怎么「跑」出去的？
共模噪声一旦产生，就会沿着所有可能的寄生路径到处窜。画个图让你看得更清楚：
频率特性：为什么高频共模更难搞？
共模噪声的幅度和频率密切相关，这里面有几个值得注意的点：
- 能量随频率上升而增大：数字信号的上升沿越来越陡（比如1V/ps的压摆率），高频分量自然就多。所谓「噪声的高频尾巴」指的就是这个。
- 寄生耦合路径的阻抗随频率降低：层间电容在1GHz时可能只有几欧姆，地平面的寄生电感也会形成LC谐振。我在调试一款40Gbps背板时，发现1.2GHz附近有个共模共振峰，后来加了几颗100nF的X电容才压住。
- 趋肤效应和介质损耗：高频下电流趋向表面，地平面的等效回路阻抗增加，共模电压更不容易被吸收。这也是为什么很多高速模块要在连接器处加铁氧体磁珠。
总结：共模噪声「三个特征」
我用一句话帮你记住共模噪声的核心特征——
个人经验：判断一个噪声是不是共模，就摸两件事：
① 两条信号线对地的波形方向是否一致；
② 用电流探头卡住双线看有无高频电流。如果有，基本就是共模。再配合近场探头扫一下线缆区域，哪个频段超标一目了然。
最后再补一句：**共模噪声不可怕，可怕的是你没把它当回事。** 在高速PCB设计阶段，做好对称走线、完整参考平面、合理使用共模扼流圈，就能把共模噪声扼杀在摇篮里。