一、共模噪声概述：定义、来源、危害
搞高速PCB的工程师，没人敢说自己没被共模噪声折腾过。我入行头两年，就被这玩意儿狠狠教训过一次——一块8层的DDR3板子，明明差分对走线阻抗都控制得好好的，结果一上系统就疯狂误码。折腾了两周，最后用近场探头一测才发现，共模电流像个幽灵似的在参考层之间乱窜。嗯，从那以后，我再也不敢小看它了。
1.1 到底什么是共模噪声？
说白了，共模噪声就是两条（或更多）信号线上同时出现的同向、同幅的电压波动。你想想看，差分信号靠的是两条线上的差模分量传信息，而共模分量本身不携带有用信号，但它就是能给你搅局。
我习惯用一个简单模型来理解：
- 差模信号：Vdm = V+ - V-，方向相反，幅度相等，磁场相互抵消。
- 共模信号：Vcm = (V+ + V-)/2，方向相同，幅度相等，磁场叠加增强。
你看，共模分量在理想情况下应该是零的，但现实中，哪来的理想情况？
核心要点：共模噪声不是信号本身，而是寄生效应产生的“坏东西”。它不会帮你传数据，只会让EMC测试失败、让信号眼图闭上。
1.2 共模噪声是从哪冒出来的？
共模噪声的来源，我归纳为三大类。每次做设计评审，我都会对着清单过一遍。
- 驱动源的不平衡 —— 芯片输出级的上升沿和下降沿做不到完全对称。比如驱动器用NMOS和PMOS上拉下拉，饱和速度不一样，输出的共模分量就来了。我测过一颗常见的DDR4驱动器，在1.2V电源下，上升沿比下降沿快了约15ps，这个不对称直接导致了约50mV的共模噪声。
- PCB走线的不对称 —— 差分对的等长没做到位、过孔换层不对称、参考层不连续。我记得有一次，一个USB 3.0的案子，就因为一对差分线在BGA扇出时，一根线多绕了两次过孔，结果共模辐射直接超标。后来我把两根线的过孔数量和参考路径对齐，问题就解决了。
- 外部耦合与接地环路 —— 开关电源的磁场、邻近高速线的串扰、地平面上的回流电流不平衡。这些都会在信号线上感应出共模电压。
一个小技巧：判断共模噪声来源，用近场探头的H场探棒扫一下差分对上方。如果探棒放在两根线中间时信号最大，那是差模；如果放在一根线正上方时反而比中间大，那就是共模主导了。
1.3 共模噪声有多危险？
危害可以分为三个层面，我按严重程度排个序：
| 危害层面 | 具体表现 | 我在实战中见过的最夸张案例 |
|---|---|---|
| ⭐ EMC辐射超标 | 共模电流在天线效应下变成辐射源，FCC/CE测试直接挂掉 | 一台服务器主板，就因为一个SATA接口的共模扼流圈焊盘取消了，30~100MHz频段辐射飙升12dB |
| ⭐⭐ 信号完整性恶化 | 共模噪声叠加在信号上，导致眼图张开度减小，误码率增加 | 10Gbps SerDes通道，共模噪声从30mV增加到80mV，眼高从250mV掉到180mV |
| ⭐⭐⭐ 系统共模回流干扰 | 共模电流通过线缆进入系统地，造成其他模块工作异常 | AD采集板的地噪声被HDMI线的共模电流灌入，采样值跳动达5LSB |
你看，共模噪声不只是EMC工程师的麻烦，SI工程师、系统工程师一个都跑不掉。
⚠️ 曾经有同事踩过的坑：一块高速ADC评估板，Layout时觉得差分输入走线短，就没加共模扼流圈。结果系统一上电，ADC输出端始终有个固定频率的杂散。查到最后发现，是开关电源的共模噪声直接耦合进了差分信号，ADC的PSRR根本扛不住。
1.4 共模噪声抑制的总体思路
怎么治？我的经验是三个字：堵、疏、滤。
- 堵：从源头减少共模的产生。设计时就控制好驱动器的对称性、差分等长、参考层连续。
- 疏：给共模电流一个低阻抗的回流路径。比如加缝合电容、保证地平面的完整性。
- 滤：在路径上阻止共模传播。共模扼流圈、磁珠、共模滤波器都是常用武器。
这三个方向不是孤立的，我一般在项目方案阶段就会画一张治理框架图，让自己和团队对全局有个谱：
1.5 开课前的小提醒
这节课是整个课程的第一块基石。后面的29章，我会带着你从共模噪声的理论模型一路干到实际布板技巧、仿真验证、甚至产线测试。每一章我都会分享一个真实的踩坑经历，嗯，有些坑确实挺丢人的，但保你记住。
你现在可以记住的三句话：
- 共模噪声是“寄生不平衡”的产物，永远不可能完全消除，只能控制到可接受范围。
- 抑制共模噪声，两个最有效的手段：差分等长 + 共模扼流圈。
- 测量比仿真重要，近场探头比频谱仪管用——至少在排查阶段是这样。
好，我们正式开始共模噪声的世界。下一段，我会把共模噪声的数学模型掰开揉碎了讲，但今天先到这，你先把这些基本概念消化掉。