1. 信号完整性基础
大家好。今天我们正式开讲《SI仿真与GTY链路预分析》的第一章。你可能会问，为什么一个做高速数字设计的工程师，非得跟“信号完整性”这五个字死磕？
我的回答很简单：信号出问题，整个系统就废了。
我记得刚入行那会儿，有一次调试一个10Gbps的背板链路。板子回来了，发现眼图完全闭合，抖动大得离谱。我们折腾了整整三天，最后发现——根源是PCB上一条走线的阻抗不连续。就因为这一条线，整块板子重做。那一次之后，我才真正对SI肃然起敬。
信号完整性（Signal Integrity，简称SI），说白了就是研究信号在传输路径上“走得好不好”。它关心的是：信号从驱动端发出，经过互连通道，到达接收端时，波形还能不能准确代表原始的0和1。
1.1 什么是SI？为什么会恶化？
理想情况下，一个方波从发送端到接收端，应该是完美的矩形。但现实世界没有理想传输。
信号在传输过程中会经历几种典型的“折磨”：
- 衰减：频率越高，介质损耗和导体损耗越大，信号幅度会变小，边沿会变缓。
- 反射：阻抗不匹配的地方，能量会被“弹回来”，造成波形畸变。
- 串扰：相邻走线之间的电磁场耦合，会让一条线上的信号“串”到另一条线上。
- 时序偏差：不同信号的传播时延不同，导致接收端采错数据。
你想想看，一个高速信号从FPGA出来，经过连接器、过孔、背板走线，再到达接收端，这一路上全是“坑”。我个人的习惯是，在设计初期就对关键链路做一次SI预分析，而不是等到板子回来再慌慌张张地找问题。
1.2 传输线理论
讲SI，绕不开传输线理论。我先问你一个问题：一根走线，在什么情况下才能被称为“传输线”？
答案是当信号的上升时间小于走线延迟的两倍时。说白了，如果走线相对于信号的边沿速率来说“太长”了，那就不能再把它看成集总参数元件，而必须用分布参数模型来分析。
我们做高速设计时，最核心的一句话就是——“信号不知道它要去哪里，它只知道它脚下踩着的是什么”。这句话什么意思？信号的每一步传播，都取决于它当前“看到”的瞬时阻抗。这个瞬时阻抗，我们就叫它特征阻抗Z₀。
特征阻抗的概念
特征阻抗不是用万用表能量出来的直流电阻。它是传输线上行波电压与行波电流的比值，由线宽、介质厚度、介电常数等物理参数决定。
常见的高速走线阻抗标准：
| 接口/标准 | 目标特征阻抗 | 典型应用 |
|---|---|---|
| 单端信号 | 50Ω（单端对地） | 绝大多数射频、SERDES |
| 差分信号 | 100Ω（差分对之间） | GTY、PCIE、SATA |
| USB 2.0 | 90Ω（差分） | USB D+/D- |
| LVDS | 100Ω（差分） | 时钟、图像数据 |
个人经验：设计GTY链路时，我建议把差分阻抗的控制目标定在100Ω±5%。这个范围是大部分高速收发器能接受的上限。超过±10%，反射就会开始明显影响眼图质量。
1.3 反射与振铃
反射是怎么发生的？
信号在传输过程中，每遇到一个阻抗突变点，一部分能量会继续向前，另一部分会反射回来。反射回来的能量和入射波叠加，在接收端就会形成我们常说的过冲、下冲、振铃。
反射系数Γ的定义很简单：
Γ = (Z_load - Z₀) / (Z_load + Z₀)当Z_load = Z₀时，Γ=0，没有反射。这是最理想的情况。但实际中，末端开路（Γ=1）或短路（Γ=-1）都会产生强烈的反射，造成波形严重畸变。
我曾经遇到一个案例，DDR3的数据眼图怎么也打不开。用TDR一看，发现数据线经过一个过孔时，阻抗一下子从50Ω跳到了70Ω。就这一个点，反射能量把信号质量彻底毁了。后来把过孔的回流路径优化了一下，问题就解决了。
避坑指南：我曾经在28Gbps链路上一口气加了五个过孔，想着反正板子空间紧张，挤一挤算了。结果眼图质量直接从合格变成了0dB余量。高频下，每一个过孔都是一个阻抗不连续点。能少用过孔就不要多用，非用不可的话一定要做反焊盘优化。
1.4 串扰与耦合
串扰是SI领域里另一个“隐形杀手”。它不像反射那么直接，但危害一点都不小。
串扰分为两种：
- 容性串扰：由两条走线之间的寄生电容引起。受害线上靠近驱动端的一端（近端）受影响较大。
- 感性串扰：由走线之间的互感引起。通常会在受害线的远端产生一个反向脉冲。
你可以把串扰想象成两条平行的电话线。A线在讲电话，B线离得太近，B线上的人能听到A线的声音。这个“漏音”就是串扰。
串扰的典型表现
在PCB设计中，串扰常在以下场景中出现：
- 微带线间距不足：表层走线，线间距小于3倍线宽时，串扰明显增大。
- 带状线层间耦合：相邻参考层之间的走线如果距离太近，也会产生串扰，尤其是平行走线超过1英寸以上时。
- 连接器引脚密集：高速连接器内部，引脚之间的间距极小，串扰是限制信号速率的关键因素。
个人习惯：在芯片评估阶段，我就会把包装和PCB的走线拓扑画出来，做一个简单的串扰预分析。如果在仿真里看到串扰超过-30dB，我就会跟结构和封装设计的人沟通，调整布线方案。不要等到板子回来才查串扰，那个时候改起来成本太高了。
好了，本章的核心就是这四个概念：信号完整性本质、传输线理论、反射与振铃、串扰与耦合。下面这张图能帮你快速串联起整个知识框架。
这张图把四个主题串在了一起。后面的章节中，我们会一步步深入到数值仿真和GTY链路预分析。今天先把地基打牢，这对后面理解S参数、眼图模板、链路预算都非常关键。