4、示波器选型与配置：带宽、采样率、垂直分辨率要求
做PCIe Gen3测试，示波器是核心工具。选错了，波形都是假的。我刚开始做信号完整性时，就用过低带宽示波器看高速信号，那波形圆润得像正弦波，压根看不出眼图张开。后来才知道，那叫“带宽不足导致的测量失真”。
这一节，咱们就聊聊示波器怎么选、怎么配。说白了，就是三件事：带宽、采样率、垂直分辨率。这三样直接决定了你测出来的眼图、抖动、电压这些参数准不准。
4.1 带宽要求——为什么至少 12 GHz？
PCIe Gen3 的速率是 8 GT/s，基频是 4 GHz。但你别以为 4 GHz 就够了。高速数字信号的上升沿很陡，差不多 35 ps 到 50 ps 的样子，能量会落到很高的谐波分量上。
我一般按这个经验法则来估算：示波器带宽至少要达到信号基频的 3 倍，也就是 12 GHz。为什么？因为信号的第 5 次谐波（20 GHz）已经衰减得很厉害了，如果带宽不够，上升时间就会被拉长，眼图的幅度和宽度都会偏大——嗯，测出来反而是“更好看”的错误结果。
对于 PCIe Gen3（8 GT/s）：
- 最小带宽要求：12 GHz（单端 TDR/TDT 测试需更高）
- 推荐带宽：16 GHz 或以上
- 前沿选择：20–25 GHz，用于裕量分析和预/去加重调试
我在测 Gen3 的发射端时用过一台 12 GHz 的示波器。看 TX 的预加重波形，高频分量确实能看到一些细节，但到了边缘处总有点“糊”。换了一台 16 GHz 的，立刻清晰很多——高带宽的价值就在这里。
我曾经遇到一位同行，用 8 GHz 示波器测 Gen3 波形。眼图开得挺好的，但送到 PCI-SIG 测试平台就是不通过。一查，原来示波器的带宽限制把高频抖动都滤掉了，测出来的 Total Jitter 偏小。带宽不足会让你“误判通过”，流片回来就等着哭吧。
4.2 采样率——别让点数不够用
采样率说的是示波器每秒钟采多少个点。对于 PCIe Gen3，我个人建议采样率至少是带宽的 2.5 倍。为什么？你看奈奎斯特采样定理说：要恢复一个信号，采样率得是信号最高频率的两倍。但那是针对正弦波的理想情况。实际数字信号是非周期的，你得采到足够多的点来勾勒眼图的边界。
我一般这样配：
| 采样率 | 适用场景 | 我的评价 |
|---|---|---|
| 40 GS/s 以下 | 12 GHz 带宽示波器，采样点略少 | 勉强够用，但眼图轮廓不够平滑 |
| 40–50 GS/s | 12–16 GHz 带宽，中等精度 | 我常用的范围，精细度可以接受 |
| 80 GS/s 及以上 | 20 GHz 以上带宽，高精度抖动测量 | 高端方案，用于 Pre-Silicon 验证 |
举个例子，我用过 Keysight 的 UXR 系列，80 GS/s 的采样率。测 Gen3 的随机抖动时，直方图上的每个 bin 都很平滑。换了台 40 GS/s 的，同一个信号，直方图有锯齿——采样点不够，统计精度就受影响了。
为什么采样率要这么高？因为眼图测量的本质上是在“拼图”。采样率越高，每个单位间隔（UI）里的点数就越多。对于 8 GT/s，一个 UI 是 125 ps。40 GS/s 意味着一个 UI 只有 5 个点，而 80 GS/s 有 10 个点。10 个点能更准地捕捉上升沿和下降沿的过冲和振铃。
我曾经在测 Gen3 的去加重波形时，只用了 20 GS/s。结果发现眼图中间的“眼高”测出来偏低。研究半天才发现，采样点不足，示波器的内插算法会“平均”掉真实的电压峰值。后来换成 40 GS/s，问题瞬间解决。说白了，采样率低了，内插越多，误差就越大。
4.3 垂直分辨率——别忽视 ADC 的位数
垂直分辨率决定了你能分辨多小的电压变化。示波器的 ADC 位数从 8 位到 12 位、甚至 16 位的都有。对于 PCIe Gen3，差分信号的摆幅只有 800 mV 到 1.2 V 左右，但抖动和噪声的幅度可能只有几毫伏。如果 ADC 位数不够，那点噪声都被量化误差淹没了。
我做 PCIe 测试的个人经验：
- 8 位 ADC： 够看眼图的大概形状，但测抖动和噪声精度不行。量化电平只有 256 级，3 mV 的噪声变动示波器显示不出来。
- 10 位 ADC： 1024 级，算是一个平衡点。我多数时候用这个，Tj 和 Rj 的测量可重复性能到 0.5 ps。
- 12 位 ADC： 4096 级，用于噪声分析和微弱信号捡拾。尤其在做接收端抖动容限测试时，小噪声更容易观察。
你想想看，为什么现在高端示波器都强调高分辨率模式？因为垂直分辨率直接决定了测量的动态范围。PCIe Gen3 测试要求电压量程通常设到 ±400 mV（差分），8 位对应单步 3.125 mV，而 12 位对应单步 0.195 mV。一个0.2 mV 级的电源噪声，12 位能抓到，8 位就被量化错误“吃掉”了。
我用 8 位和 12 位示波器测同一个 Gen3 TX 信号的眼图。
- 8 位： 眼高 680 mV，眼宽 0.87 UI，Tj = 35 ps
- 12 位： 眼高 705 mV，眼宽 0.89 UI，Tj = 33 ps
4.4 示波器选型的核心逻辑（一张图看懂）
啰嗦了这么多，其实选型逻辑就是个权衡。我把它整理成了一张流程图，你看一眼就能记住。
这张图展示了三个核心参数的优先级。带宽是硬门槛，低于 12 GHz 基本不用考虑。采样率随带宽线性增长，2.5 倍是个安全数值。垂直分辨率则是精度的保障，10 位以上会稳很多。
4.5 示波器配置实操——我用过的一些设置
光说不练假把式。我把自己在实验室里的配置直接贴出来，给大伙儿参考。这个配置针对的是 PCIe Gen3 TX 眼图和抖动测试：
| 参数项 | 我的常用值 | 说明 |
|---|---|---|
| 垂直量程 | ±400 mV（差分） | 覆盖 Gen3 标准摆幅，避免削波 |
| 时间基准 | 10 µs/div | 显示足够多的 UI，方便抖动直方图统计 |
| 采集模式 | High Resolution（高分辨率） | 等效增加 ADC 位数，降低噪声 |
| 触发源 | SSO（串行触发）或 CTLE | 用示波器的 CDR 恢复时钟触发 |
| 带宽限制 | 全带宽打开 | 不要手动设置低通，除非测指定谐波 |
| 探头差分比 | 1:1 | 用差分探头的直通模式 |
示波器内部有很多数字滤波器。如果你使用了“带宽限制”功能，示波器会自动降采样或开启 IIR 滤波。我亲自对比过：同样的信号，关掉带宽限制后，眼图的抖动增加了 2 ps——反而更真实。所以，除非你知道自己在干什么，否则不要乱动带宽限制。
4.6 探头与线缆——常常被忽略的一环
示波器本身配置再好，探头和线缆拉胯了，一切白搭。PCIe Gen3 对探头的要求很明确：
- 差分探头： 必须支持差分输入。Gen3 是差分信号，单端探头接反相会引入大量共模噪声。
- 带宽匹配： 探头带宽 ≥ 示波器带宽。12 GHz 示波器配 8 GHz 探头，总带宽就被限制在 8 GHz。
- 负载效应： 探头输入端有寄生电容。对于 8 GT/s 信号，探头电容超过 0.5 pF 就可能把信号边沿拉缓。我推荐使用 50 Ω 传输线探头或者 Z0 探头，电容可以压到 0.2 pF 以下。
我曾经在某家芯片客户现场，他们的示波器配的是 12 GHz 带宽，但探头的输入电容标称 1.2 pF。测 Gen3 的 TX 眼图，上升时间比 spec 多了 15 ps。换上同轴电缆加匹配网络，立刻达标。说白了，示波器只是“半套设备”，探头才是另一半。
4.7 总结：选型就是找平衡
写到这里，我把示波器选型的关键点都聊了一遍。你记住三条：带宽锁定 12 GHz 以上，采样率 40 GS/s 起步，ADC 往 10 位以上走。再看预算和测试深度，决定要不要上 20 GHz / 80 GS / 12 位的旗舰机。
个人建议是，如果你只做 Gen3 合规的“通过/不通过”判断，16 GHz + 40 GS/s + 10 位 ADC 就够用。如果你想深入分析去加重、预加重、抖动成分分离，那 20 GHz + 80 GS/s + 12 位是更安心的选择。