1、PCIe Gen3电气合规测试概述：背景、目的、测试标准
做PCIe这行有些年头了。经常有新人问我：“PCIe电气测试到底测什么？是不是插上金手指，示波器啪一下就行了？”每次听到这种话我都想笑。说实话，PCIe Gen3的电气合规测试，远没你想的那么简单。我个人习惯把它比作“信号体检”——不是量个体温那么简单，得做CT、心电图、还得查血常规。
这一章，我把PCIe Gen3电气合规测试的背景、目的和标准给你理清楚。你大概有10～15分钟就能完成这部分内容，先不急着动手，把概念啃透再说。
1.1 为什么需要PCIe电气合规测试？
先说说背景。
PCIe从Gen1一路走到Gen3，速率从2.5 GT/s跳到了8 GT/s。速率翻了三倍多，但物理层电气规范却越来越紧。为什么？因为信号频率高了，眼图的“眼睛”就变小了。更可怕的是，通道损耗、反射、串扰、抖动这些鬼东西全跑出来捣乱。
我记得2015年在做一个服务器板卡项目，Gen3的Rx端眼图怎么都打不开。后来查出来，原来是连接器上的一个差分对地过孔没处理好，回流路径绕了个弯子。你没看错，一个过孔就能让整条链路跪了。
所以说，合规测试的本质就一条：确保发送端能发出符合规范的操作眼图，接收端能准确无误地把数据捞出来。说白了，就是保证信号从A到B不丢包。
核心概念：电气合规测试不是“测一次就知道能不能过”，它是一个迭代调试过程。你测出来不过，就得找出哪里反射了、哪里损耗超标、哪里抖动超限。然后修板子，重测。
1.2 测试的目的：你到底要测什么？
我把它拆成三个层次，你记一下：
- 第一层：发端（Tx）合规 —— 确认芯片或板卡发出的差分信号满足Gen3规范的眼图掩膜、抖动、摆幅、转换速率等参数。你想想看，如果发端自己就歪歪扭扭，收端再努力也没用。
- 第二层：通道（Channel）合规 —— 测PCB走线、连接器、过孔、电缆的插入损耗、回波损耗、串扰、阻抗连续等。本质上，通道是信号从Tx到Rx的“跑道”，跑道上有坑有石头，信号就会摔跤。
- 第三层：收端（Rx）合规 —— 测接收端能不能在巨大的干扰下仍能正确恢复时钟和数据。Gen3引入Rx均衡和适应机制，就是给接收器加了一副“老花镜”，让它能看清模糊的信号。
我提个醒：很多团队只测了Tx和通道，就拍胸脯说“兼容了”。结果联调时死活握手不上。其实Rx的抖动容限测试（Jitter Tolerance Test）才是最具挑战的。我曾经见过一个案子，Tx眼图漂亮得像艺术品，通道损耗也在限值内，但Rx就是乱码。最后发现是Rx端的CDR（时钟数据恢复）带宽没配置对，导致高频抖动完全消化不了。
避坑指南：如果你是在做板级设计，我强烈建议在PCB布局阶段就留好关键测试点（Test Point），比如Tx交流耦合电容之后的SMA接头预留、Rx端差分探测点。否则等板子装好了，你只能在焊盘上捅探头，那叫一个痛苦。
1.3 测试标准：谁说了算？
标准你得认准PCI-SIG发布的PCI Express Base Specification Rev 3.0（或3.1）。不过电气测试的具体方法，主要参考的是PCI-SIG的Card Electromechanical Specification（CEM）和PCIe Gen3 Compliance Testing Methodology文档。好多工程师只看Base Spec不看CEM，结果漏了不少细节。比如Gen3的De-emphasis要求在-3.5 dB ± 0.5 dB，这个数值在CEM的电气参数表里才写得最清楚。
另外还有个重要的来源——PCI-SIG的Workshop测试流程。每年PCI-SIG会组织合规测试workshop，来自不同厂家的设备互相连通测试。那套测试脚本和判定标准，现在被很多公司的内部测试当作基准。
我习惯把主要标准列成一张表，方便查对：
| 标准/规范 | 版本 | 主要内容 | 适用测试项 |
|---|---|---|---|
| PCI Express Base Spec Rev 3.0 / 3.1 | 3.0 | 物理层电气参数定义（眼高眼宽、抖动、摆幅等） | Tx合规、Rx抖动容限 |
| PCI Express Card Electromechanical (CEM) Rev 3.0 | 3.0 | 连接器、PCB走线、参考时钟、通道损耗限值 | 通道合规、连接器测试 |
| PCIe Gen3 Compliance Testing Methodology | 1.0 | 测试步骤、夹具使用、测试点选取、De-embedding要求 | 所有电气测试 |
| PCIe 3.0 CEM Test Points Specification | 1.0 | 测试点位置定义（TP1/TP2/TP3/TP4） | 信号完整性测量点 |
重要提醒：PCI-SIG的测试方法文档会明确要求使用特定的测试夹具（比如CEM Compliance Base Board）。你千万别自己拿普通SMA射频线去怼，那样测出来的结果会把真实链路表现扭曲掉。我踩过这个坑，血泪教训——有一次测出来Loss超标0.5 dB，结果是夹具转接板的走线贡献的。用De-embedding去掉之后，实际通道完全OK。
1.4 知识体系结构图
以上内容把背景、目的、标准给你串了一遍。下面我用一张结构图把这章的三个核心要素梳理出来。你看完应该能拎得清——PCIe Gen3电气合规测试到底涉及什么。
1.5 本章小节奏
行，到这儿你应该已经搞清楚了：
- 为什么我们要死磕电气合规 —— 因为信号高速化了，不能单靠经验“差不多就行”。
- 测哪些方面 —— Tx/Channel/Rx三条线，一条都不能少。
- 参考哪些标准 —— 别只看Base Spec，CEM和Test Methodology同样重要。
我个人觉得，这一章不要太纠结于具体数值。你先把体系记住。后面每章我们都会挨个儿拆解Tx测试、Channel测试、Rx测试的具体步骤和判定方法。
一句话总结：PCIe Gen3电气合规测试，就是在规范的框架下，用仪器验证信号能不能从发端安全跑进收端。它是保证产品互通性、提升良率的基础。