首页
›
高速接口与互连
›
045-TDR阻抗测试与连接器建模
›
《Skew控制与差分延时匹配实操》
VIP20
本课程属于:045-TDR阻抗测试与连接器建模
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
Skew控制与差分延时匹配实操
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
Skew概念与产生根源
时钟skew定义 · 时钟偏差类型(全局/局部) · 产生原因(工艺
Skew
概念
02
Skew对时序的影响
建立时间/保持时间分析 · skew对setup和hold的影响 · 正skew与负skew的利弊
Skew
对时序的影响
03
差分信号基础
差分信号定义 · 共模与差模 · 差分阻抗
差分信号基础
差分信号定义
04
差分延时匹配概念
差分对内的P/N信号延时差 · skew与delay matchin… · 常见匹配规范
差分延时匹配概念
P/N
05
延时匹配的量化指标
skew预算 · TIE(时间间隔误差) · P/N skew容限
延时匹配的量化指…
skew
06
时钟树综合(CTS)基础
H-tree · X-tree · 平衡二叉树结构
CTS
时钟树综合
07
CTS中的skew控制方法
插入延迟单元 · 时钟缓冲器选择 · 负载平衡
CTS
skew
08
手动skew补偿技术
调整缓冲器级数 · 插入可调延迟线 · clock phase shifte…
skew
手动
09
差分对布线规则
等长布线原则 · 蛇形走线(meander) · 匹配传播速度
差分对布线规则
等长布线原则
10
微带线与带状线下的差分延时
传输线模式 · 有效介电常数对延时的影响 · 长度与延时换算
微带线
带状线下的差分延…
11
差分对内的skew来源
驱动端输出不平衡 · 接收端阈值偏移 · 布线不对称
skew
差分对内的
12
高速串行链路中的skew挑战
PCIe · SATA · USB
skew
高速串行链路
13
仿真分析方法
时域反射计(TDR) · 差分S参数(SDD21/SCC21) · 眼图仿真
仿真分析方法
TDR
14
使用SPICE进行差分延时仿真
传输线模型 · W-element模型 · 激励设置
SPICE
使用
15
IBIS模型在skew分析中的应用
IBIS模型提取 · 差分IBIS · 仿真精度考量
IBIS
skew
16
板级skew测量技术
示波器差分探头使用方法 · deskew校准 · 内置skew测量功能
skew
板级
17
TDR/TDT测量差分skew
TDR原理 · 差分skew测量设置 · 测试夹具去嵌
TDR/TDT
skew
18
矢量网络分析仪(VNA)测量差分延时
VNA校准 · 差分端口设置 · 群时延提取
VNA
矢量网络分析仪
19
自动测试设备(ATE)中的skew测试
ATE timing sets · pattern generation · margin测试
ATE
skew
20
温度与电压对skew的影响
温度系数 · IR drop对缓冲器延时的影响 · 补偿策略
skew
温度
21
工艺角(PVT)下skew的蒙特卡洛分析
工艺变化建模 · 统计分布 · 设计裕量
PVT
skew
22
自适应skew补偿技术
可编程延迟线 · 延迟锁定环(DLL) · 数字时间转换器
skew
自适应
23
时钟相位插值(phase interpolation)与skew调整
原理 · 分辨率 · 线性度
phase
interpolatio…
24
高速接口中的延时匹配实现
DDR4/5的DQ-DQS skew… · write leveling · read training
高速接口
延时匹配实现
25
差分对间skew匹配(lane-to-lane skew)
多通道串行接口的要求 · 信号完整性影响
skew
lane-to-lane
26
背板与连接器带来的skew
连接器pin delay · 背板布线长度差 · 可调节设计
skew
背板
27
实际案例一
PCIe Gen4/5差分skew优… · 从仿真到测试验证
实际案例一
PCIe
28
实际案例二
DDR5差分时钟与数据strobe的…
实际案例二
DDR5
29
实际案例三
高速SerDes链路中差分skew的…
实际案例三
SerDes
30
总结与设计Checklist
skew控制流程 · 设计规则综述 · 常见误区与避免方法
Checklist
设计
所属VIP或分类
同VIP:3D仿真提取S参数操作详解
同VIP:ATE测试中TDR去嵌应用
同VIP:ATE测试系统TDR阻抗测量与信号完整性验证