信号完整性基础：传输线理论、特性阻抗、反射与振铃、串扰、损耗
做ATE测试这几年，我踩过最多的坑，就是信号完整性问题。你想想看，一根看似普通的导线，在高频下会变得“不听话”——信号反射、振铃、串扰全冒出来。说白了，这些问题的根源都在于传输线效应。这一节我们就把基础打牢。
传输线理论：高频信号的“新规则”
低频时，导线就是导线，信号从A到B，延迟可以忽略。但一旦信号频率上去（比如>50MHz），导线的长度和信号波长可比了，这时候就不能再把导线当成理想导体。
我个人的理解是：传输线其实是由分布式的R、L、C、G组成的网络。信号在线上传播时，每一小段都会产生电压和电流的延迟。传输线的两个关键参数是传播速度和特性阻抗。
| 参数 | 表达式 | 典型值（PCB） |
|---|---|---|
| 传播速度 | v = c / √εr | 约 6 in/ns（FR4） |
| 特性阻抗 | Z₀ = √(L/C) | 50Ω（常用） |
经验提醒：我在调试一块高速ADC板时，发现数据眼图闭合严重。排查了半天，才发现是传输线阻抗不连续导致的反射。从那以后，我习惯先用TDR测量每条关键走线的阻抗。
特性阻抗：传输线的“灵魂”
特性阻抗Z₀，简单说就是信号在传输线上感受到的瞬时阻抗。它不是直流电阻，而是由线宽、介质厚度、介电常数决定的。PCB设计中，最常见的单端阻抗是50Ω，差分对是100Ω。
你可能会问：为什么一定要匹配阻抗？因为信号在传输线上行进时，如果遇到阻抗突变（比如焊盘、过孔、连接器），一部分能量会被反射回来。反射信号叠加在原信号上，就会导致过冲、下冲、振铃。
核心公式：反射系数 Γ = (Z_load - Z₀) / (Z_load + Z₀)
当负载阻抗等于Z₀时，Γ=0，无反射。这是理想情况。
反射与振铃：信号质量的“杀手”
反射导致的最直观现象就是振铃。我曾经在一个DDR3项目中，发现CLK信号上升沿之后出现了一个巨大的回钩。用TDR一测，发现走线中间有个过孔阻抗降到了35Ω（目标50Ω）。解决办法：优化过孔反焊盘尺寸，把阻抗拉回50Ω附近。
振铃的幅度可以通过反射图来看。下图展示了阶跃信号遇到不同负载时的反射波形。
串扰：电磁场的“邻居效应”
串扰的本质是电磁耦合。一条走线上的信号通过容性和感性耦合，在相邻走线上感应出噪声。我在做一款DDR4内存测试时，发现DQ线之间串扰严重，导致眼高降低30%。
串扰主要分两种：
- 近端串扰（NEXT）：干扰源和受害线在同一端，噪声脉冲宽度等于信号上升时间。
- 远端串扰（FEXT）：在接收端，噪声脉冲宽度更窄，但幅度可能更大。
降低串扰的常见手法：
- 增大走线间距（3W原则最常用）
- 在敏感走线之间加地线隔离
- 减少平行走线长度
- 使用带状线结构（内层走线）
注意：我曾经在一个项目中为了节省层数，把高速差分对和时钟线挤在同一个表层，结果串扰导致时钟抖动超标。后来不得不加屏蔽地线，重新投板。所以布局时一定要给串扰留够余量。
损耗：信号在旅途中的“体力下降”
损耗包括导体损耗和介质损耗。频率越高，趋肤效应越明显，电阻增大；介质损耗角正切（tanδ）也会导致能量转化为热量。在ATE测试中，长电缆和探针通道的损耗尤其明显。
| 损耗类型 | 频率特性 | 改善方法 |
|---|---|---|
| 导体损耗 | 与√f 成正比 | 加粗铜厚、使用铜箔 |
| 介质损耗 | 与f 成正比 | 选用低损耗板材（如Rogers） |
我记得有一次TDR测试一个长距离信号通道（约30英寸），发现远端幅度衰减了40%。用向量网络分析仪一扫，损耗在5GHz时达到6dB。后来我们在ATE程序中做了去嵌入校准，才把测量结果修正回真实值。
工程思考：如何系统化排查？
在实际ATE测试项目中，我们通常按这个顺序检查信号完整性：
- 先看TDR阻抗曲线——找到所有阻抗突变点
- 再看回波损耗——确认反射能量是否在规范内
- 测试串扰——用相邻通道的主动信号干扰静音通道
- 评估损耗——用S参数插损判断是否满足眼图模板
嗯，这一块内容比较多，但都是必会的基础。后面章节我们会结合具体的TDR仪器和ATE软件，手把手教你怎么实操测量和调试。