📚 课程目录第1章 TDR技术概论

1. TDR技术概论：时域反射计的精髓

大家好，今天我们正式开始聊TDR——时域反射计。这玩意儿在ATE系统里，说白了就是个“信号侦探”。你往传输线里扔一个快如闪电的阶跃信号，然后盯着反射回来的信号看，就能把整条线路的阻抗变化摸得一清二楚。我个人习惯先把TDR的物理底子讲透，不然后面那些高级应用你很难真正上手。

1.1 时域反射计的物理原理

想象一下，你在一个狭窄的走廊里喊一声。如果走廊是直的、墙壁光滑，你听到的只有自己的回声从尽头返回来。但如果走廊中间突然有个拐角、或者墙壁变成了软海绵，回声的强度和到达时间就会变。TDR就是这个原理——只不过它用的是电信号，不是声波。

具体怎么玩的？ATE系统里的TDR模块会发射一个上升时间极快（通常在几十皮秒）的阶跃电压脉冲。这个脉冲沿着PCB走线、同轴电缆或者封装基板往前冲。每碰到一个阻抗不连续的点——比如过孔、焊盘、连接器、或者走线宽度突变——一部分能量就会反射回来。我测量反射波的幅度和时间，就能反推出那个不连续点的位置和性质。

关键公式：反射系数 ρ = (Zload - Z0) / (Zload + Z0)

可以看到：ρ = 0 时说明负载阻抗正好等于特性阻抗 Z0——这是理想情况，没有反射。

ρ = +1 时说明负载是开路（Zload → ∞）。

ρ = -1 时说明负载是短路（Zload = 0）。

我在项目里遇到过好几次，刚画完的板子走线阻抗控制明明OK，结果TDR一测，某个BGA焊盘下面阻抗直接从50Ω跳到了70Ω。你想想看，高速信号跑到那里，反射回来一部分，眼图怎么可能干净？

时间测量的精度决定了TDR的分辨率。阶跃信号上升时间越短，你能分辨的两个相邻阻抗不连续点的间距就越小。通常来说，上升时间 t_r 对应的空间分辨率大约在 t_r × v/2，其中 v 是信号在介质里的传播速度。

TDR基本原理核心参数
参数	含义	典型值（ATE常见）
阶跃信号上升时间	决定了空间分辨率	35 ps - 150 ps
信号源幅度	通常为200-500 mV	250 mV 差分幅度
采样率	数字化的采样速度	20 GS/s 以上
观测时长	决定了最大可测长度	10 ns - 1000 ns

我曾经踩过一个坑：TDR的时间窗口设置得太短，结果一个很远的过孔反射根本没落在观察时间内，我误以为那条走线非常“干净”。改了板子才发现问题。所以，测之前先算好最大目标长度对应的传播时延，时间窗口至少翻倍。

好，现在我们正式进入核心。

上面这张图就是TDR测试的核心逻辑。信号从源出发，经过定向耦合器进入待测传输线。遇到阻抗变化点，一部分信号反射回来，再通过耦合器送到采样示波器。示波器上显示的波形，横轴是时间（可以换算成距离），纵轴是反射系数或直接换算成阻抗。很直观，对吧？

1.2 阶跃信号与反射系数

TDR的灵魂，就是那个干净利落的阶跃信号。

为什么是阶跃，而不是正弦波？因为阶跃信号的频谱很宽，从直流一直覆盖到几十GHz。你想想看，一条传输路上不同位置的阻抗不连续点，对高频和低频的敏感程度是不一样的。阶跃信号一次就能把整个频段的反射特性都激发出来，这叫“时域激励，频域隐含”。

反射系数的定义其实很简单：

ρ = V_reflected / V_incident

但实际应用中，我更关心的是 阻抗随位置的变化曲线。从反射系数还原阻抗的公式是：

Z_load = Z_0 × (1 + ρ) / (1 - ρ)

这个公式在ATE系统里被反复调用。我做测试时，习惯先把标准件（比如50Ω负载、开路、短路）的TDR波形先跑一遍，这叫“校准”。有了校准数据，仪器就能自动把反射系数换算成准确的阻抗值。

不同负载下的反射系数与TDR观测结果
负载类型	ρ值	TDR波形特征	实际案例意义
开路（Z → ∞）	+1	波形上冲至最大正幅度	DNP焊盘、空贴连接器
短路（Z = 0）	-1	波形下冲至最大负幅度	焊锡短路、BGA球碰球
匹配负载（Z = Z₀）	0	波形平坦，无反射	理想端接、符合规格的走线
感性不连续	先正后负	上升脉冲后立即下冲	过孔、连接器引脚
容性不连续	先负后正	下降脉冲后立即上冲	焊盘、BGA焊球

注意！TDR测到的阻抗是基于反射波形的实时幅度反推的。如果阶跃信号本身有失真（比如过冲、振铃），那么反推出来的阻抗曲线也会被污染。我个人习惯每次上电先观察TDR的“内校准”波形，确认仪器本身的阶跃信号干净了再接被测物。不然你很可能在找一条“伪缺陷”。

有一点要强调：反射系数是矢量，同时包含了幅值和相位信息。但TDR常见设备只输出幅值信息，所以你看到的阻抗曲线其实是“标量”的。如果你的系统对相位很敏感（比如要求差分阻抗非常精确），那得用TDT或矢量网络分析仪来做补充。

1.3 TDR在ATE系统中的作用

ATE（自动测试设备）是用来大规模测试芯片和模组的。在这个场景里，TDR不是用来修板子的，而是用来做 高速数字信号的物理层验证。

具体来说，TDR在ATE系统里干了三件事：

定位信号完整性缺陷：PCIe Gen5或DDR5接口的走线，一个微小的阻抗突变（比如20Ω的起伏）就可能让你眼图闭合。TDR能告诉你这个突变在哪儿——精确到毫米级别。
校准测试夹具：ATE用的是复杂的探针卡和DUT（待测器件）插座，这些夹具本身的阻抗特性必须从测量结果中剥离。TDR提供“夹具去嵌入”的基础数据。
验证设计规范：芯片厂商的数据手册里会规定某个接口的差分阻抗是85Ω±10%。TDR就是你判断符不符合这个标准的尺子。

我记得有一次，一个PCIE测试用例通过率始终只有75%，怎么跑都提不上去。我跟测试工程师一起用TDR扫了DUT插座到芯片引脚之间的走线段，发现BGA区域的差分阻抗只有70Ω，比要求的85Ω低了一截。后来查实是设计时的叠层参数填错了，导致走线宽度和介质厚度比例不对。改了一版，通过率直接跳到98%。

避坑指南：ATE系统里测量TDR时，探针接触电阻对结果影响很大。我曾经因为探针没压紧，测出一条诡异的“低阻点”。后来养成了习惯：每次TDR测之前，先拿一个通孔校准件（比如THRU标准）跑一遍，确认波形干净再上被测件。千万不能偷懒。

对了，还有一个维度值得说。ATE的TDR功能一般集成在高速数字测试模块里，跟模式生成器、误码仪配合使用。它不是孤立存在的。比如你先用TDR确认信道没问题，再用误码仪跑PRBS码流测误码率。两者结合，才能在产线上快速判定一块PCB到底能不能通过信号完整性测试。

最后我想说：TDR技术看起来简单，但真正用好它，需要的不是死记公式，而是对传输线理论的直觉。希望这第一章能帮你打下扎实的基础。后面我们会一步步深入，把这些知识用到ATE的实际测试例程里去。