1. PCB叠层概述

做硬件这么多年，我越来越觉得PCB叠层就像房子的钢筋混凝土框架。你装修再好，框架歪了全白搭。同样，你原理图设计再漂亮，叠层没选对，信号完整性立马给你颜色看。

这一章咱们先把叠层的基本概念理清楚。我分三个部分聊：PCB的分类、叠层结构到底指什么，以及最重要的——叠层怎么影响信号质量。你会发现，很多后期头疼的EMI问题，根源都在叠层设计上。

1.1 PCB分类

PCB按不同维度分类，常见的分法有按基材、按层数、按应用场景。我先快速过一遍，让大家有个整体认知。

你想想看，选板子就像选衣服——冬天穿羽绒服，夏天穿短袖。4层板能搞定的事情，非要用8层，成本翻倍不说，加工周期也长。我见过一些产品，明明跑100MHz的信号，非要用高频板材，结果BOM成本涨了30%还没任何改善。所以分类的关键，是要跟你的信号速率和系统需求匹配。

1.2 叠层结构的基本概念

叠层结构，说白了就是你把铜箔、半固化片（PP）、芯板（Core）一层一层叠起来，然后压合、钻孔、电镀。这里面有几个关键参数，我在项目中经常被新人问：「叠层到底怎么描述？」

• 层叠顺序： 从顶层到底层，信号层、电源层、地层怎么排。比如经典的“信号–地–电源–信号”四层板叠法。
• 介质厚度： 每层之间的绝缘材料厚度。它直接影响阻抗和串扰。
• 铜箔厚度： 一般用盎司（oz）表示，1oz≈35μm。高频或大电流走线会用到2oz甚至更厚。
• 介电常数（Dk）与损耗因子（Df）： 材料特性，决定了信号传输速度和能量损耗。

我记得刚入职那会儿，有个项目需要100Ω差分阻抗，我照着参考设计抄了个叠层，打样回来测试阻抗只有85Ω。后来一查，介质厚度差了0.2mm——就是那0.2mm，阻抗飘了15%。从那以后，我每次都会跟PCB厂确认：你们提供的叠层参数，到底是用什么树脂含量、什么玻璃布？这些细节能让你少走很多弯路。

1.3 叠层对信号完整性的影响

这一节是重点。信号完整性（SI）不好，直接表现为：眼图闭合、时序裕量不足、误码率升高。而叠层设计在其中扮演的角色，往往被低估。

1.3.1 参考平面的作用

高频信号需要紧邻一个完整的地平面或电源平面。为什么？因为信号的回流路径必须沿着最小电感路径走。如果参考平面不完整，回流电流就会绕路，产生巨大的环路面积，辐射和串扰就上来了。

我曾经在一个4层板项目中，为了节省空间，在信号层下方挖了一个大的开槽。结果测试发现那个信号线的辐射超标了15dB。后来把开槽填上，加了一条地线返回路径，问题立刻解决。嗯，这里要注意：不要在高速信号层下面开长槽或分割地平面。

1.3.2 阻抗控制

微带线、带状线的特征阻抗由线宽、介质厚度、铜厚、Dk共同决定。叠层结构一旦固定，阻抗的可调范围就有限了。我建议在叠层设计阶段，就用阻抗计算器（比如Polar Si9000）把各层阻抗预算好，然后留出10%的余量给生产工艺偏差。

1.3.3 串扰与层间耦合

信号层紧邻放置时，串扰会加剧。你可以通过增大间距、或者插入地层隔离来缓解。我一般会把高速信号层和内电层交替排列，比如：信号层1→地层→信号层2→电源层→信号层3。这样每两层信号之间都有完整平面做隔离，串扰能降低20dB以上。

本章知识体系

下面这张图把本章核心知识点串起来，方便你整体把握：

图里三个分支其实是环环相扣的。你选什么类型的PCB，决定了你能用什么样的叠层结构；叠层结构又直接决定了信号完整性。所以叠层设计不是最后才考虑的事，应该在原理图阶段就介入。

好，第一章节就到这。这些概念虽然基础，但我敢说，80%的信号完整性问题追根溯源，都能在叠层上找到影子。你先把这几条记熟，后面章节我们一层一层掰开揉碎讲。